1. [Wiki](https://feex.it/wiki/) 2. [Hardware](https://feex.it/wiki/hardware/) 3. [Sistemas y arquitectura](https://feex.it/wiki/hardware/system/) 4. Mode-Based Execute Control # Mode-Based Execute Control Referencia de arquitectura: Feex Mode-Based Execute Control es una capacidad de Intel EPT que permite a un hipervisor distinguir los permisos de ejecución de instrucciones en modo usuario y modo supervisor del huésped. Es un control de virtualización, no una instrucción ordinaria de aplicación. ## Lo que necesita saber Mode-Based Execute Control es una capacidad de Intel EPT que permite a un hipervisor distinguir los permisos de ejecución de instrucciones en modo usuario y modo supervisor del huésped. Es un control de virtualización, no una instrucción ordinaria de aplicación. ## Cómo funciona Con el control de ejecución de VM correspondiente habilitado, la semántica de permisos de EPT distingue los modos de ejecución del huésped. Esto permite al hipervisor implementar directivas que tratan la ejecución del usuario y del kernel de forma distinta en la segunda fase de traducción. El hipervisor debe enumerar y configurar los controles correctamente. ## Dónde resulta útil Un diseño de protección basado en virtualización puede utilizar los permisos de ejecución diferenciados como uno de sus componentes básicos. El SO huésped y la directiva del host continúan determinando qué se protege y cómo se gestionan los fallos; la función por sí sola no activa un producto de seguridad. ## Cómo comprobar la compatibilidad y la habilitación Inspeccione los controles de capacidad VMX documentados en el SDM y la interfaz de capacidades/estado admitida por el hipervisor. Compruebe la configuración de EPT y de la plataforma por separado. La lista de características de CPUID de una aplicación normal no puede describir por completo la directiva activa del hipervisor. Un despliegue virtualizado consta de varios niveles: capacidad física, permisos del firmware, hipervisor anfitrión activo, capacidades expuestas al huésped y compatibilidad con el sistema operativo huésped. Compruebe el nivel donde se ejecuta realmente la operación, incluida la virtualización anidada cuando corresponda. ## Lo que la función no establece La función no es lo mismo que NX o SMEP, y una etiqueta genérica importada no establece el comportamiento exacto de un equivalente de AMD. No demuestra que la seguridad basada en virtualización esté habilitada ni que una máquina cumpla todos los requisitos de una función específica del SO. ## Compatibilidad y rendimiento en la práctica La ejecución de la CPU, la traducción de memoria del huésped y la reasignación DMA de dispositivos son mecanismos independientes. No deduzca el passthrough o el aislamiento a partir de un único campo de virtualización. Utilice las herramientas de diagnóstico compatibles del hipervisor y los requisitos exactos de la plataforma/dispositivo. ## Lista de comprobación práctica para la verificación 1. Registre el modelo exacto de procesador o plataforma, así como las versiones de la aplicación, el sistema operativo y el entorno de ejecución involucrados. Conserve la redacción del error o requisito real. 2. Consulte la referencia del fabricante para ese modelo exacto y, a continuación, inspeccione la capacidad efectiva y el estado habilitado en el entorno donde se ejecuta el programa. 3. Compare cada requisito del binario o backend seleccionado. Una función con nombre similar, un alias o una etiqueta de tecnología general no son suficientes. 4. Confirme que la aplicación haya seleccionado la implementación prevista. Utilice sus diagnósticos documentados y una alternativa compatible cuando no se cumplan los requisitos. 5. Realice un cambio admitido a la vez y repita la misma carga de trabajo. Mantenga disponibles la configuración original y la vía de recuperación. ## Si la función aparece listada pero el software no puede usarla Comience con el componente exacto que falla. Una base de datos de hardware describe la capacidad registrada; el sistema operativo o el hipervisor pueden exponer un entorno efectivo diferente. Un error de instrucción no válida también requiere investigar la instrucción que generó el fallo y la compilación del binario en sí, ya que la corrupción o una instrucción no compatible no relacionada pueden producir un síntoma similar. Instale la versión de la aplicación, controlador o entorno de ejecución compatible con la plataforma exacta, y utilice la compilación de referencia o de contingencia documentada por el fabricante si es necesario. Una actualización de software no puede crear una instrucción de la que el procesador carece. Los cambios de firmware y directivas de seguridad deben seguir el procedimiento del fabricante del sistema y un plan de recuperación, en lugar de una fórmula de optimización genérica. ## Funciones relacionadas y distinciones útiles [Extended Page Tables (EPT)](https://feex.it/wiki/l/es/hardware/system/ept/) · [VT-x](https://feex.it/wiki/l/es/hardware/system/vt-x/) · [Execute Disable (NX)](https://feex.it/wiki/l/es/hardware/system/execute-disable/) · [OS Guard y SMEP](https://feex.it/wiki/l/es/hardware/system/os-guard/) ## Fuentes y alcance de esta explicación [Intel 64 and IA-32 Architectures Software Developer's Manual](https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html) Estas referencias establecen el comportamiento arquitectónico y los requisitos de software. No verifican de forma independiente cada valor de función en la página de un modelo de hardware vinculado. Para conocer la compatibilidad de un modelo, consulte las pruebas del fabricante en dicha página y compruebe la configuración efectiva del sistema. Este artículo no proporciona una prueba de rendimiento, certificación ni fecha de revisión independiente. ## Relacionado Estas entidades se conectan a este artículo. El tipo se muestra en cada enlace. [Extended Page Tables (EPT): Referencia de arquitectura](https://feex.it/wiki/l/es/hardware/system/ept/)[VT-x: Referencia de arquitectura](https://feex.it/wiki/l/es/hardware/system/vt-x/)[Execute Disable (NX): Referencia de arquitectura](https://feex.it/wiki/l/es/hardware/system/execute-disable/)[OS Guard y SMEP: Referencia de arquitectura](https://feex.it/wiki/l/es/hardware/system/os-guard/) ## Fuentes y verificación Titularidad editorial: Feex. No se registra ninguna fecha de revisión independiente. [Cómo investigamos](https://feex.it/wiki/research/). - [Intel 64 and IA-32 Architectures Software Developer's Manual ](https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html)· Los volúmenes 1 y 2 describen las familias de instrucciones designadas y CPUID; el volumen 3 describe el estado, la paginación, VMX y los controles de protección. La documentación de la arquitectura no establece la compatibilidad con un modelo en particular. ## ¿Fue útil este artículo? Un sí o un no es suficiente. Elija un motivo si lo desea o agregue una breve nota. Datos rápidos La identidad breve de esta página. Las especificaciones, las fuentes y la historia completa permanecen en el artículo. --- Source: [Canonical Feex Wiki page](https://feex.it/wiki/l/es/hardware/system/mode-based-execute-control/) [Developer guide](https://feex.it/wiki/developers/) | [API policy](https://feex.it/developers/api-policy/) | [Agent guidance](https://feex.it/wiki/llms.txt)