1. [Wiki](https://feex.it/wiki/) 2. [Hardware](https://feex.it/wiki/hardware/) 3. [Schtimm und Architektur](https://feex.it/wiki/hardware/system/) 4. Second-Level Address Translation # Second-Level Address Translation Architektur-Referänz: Feex Second-Level Address Translation, SLAT, isch en allgemeine Begriff für hardware-unterstützti Übersetzig vo physische Gascht- zu physische Host-Adrässe. Intel EPT und AMD NPT lieferid herstellerspezifischi Implementierige. ## Was du wüsse muesch Second-Level Address Translation, SLAT, isch en allgemeine Begriff für hardware-unterstützti Übersetzig vo physische Gascht- zu physische Host-Adrässe. Intel EPT und AMD NPT lieferid herstellerspezifischi Implementierige. ## Wie 's funktioniert E Gascht sini eignige Siitetabälle beschriibid si virtuelli Spicher. Es zweits Mapping, wo dur de Hypervisor kontrolliert wird, verchnüpft die resultierende physische Gascht-Adrässe mit em Host-Spicher und de Zuegriffsberechtigunge. De Prozessor kombiniert die Stuefe under de Übersetzigs- und Caching-Regle vo de Architektur. ## Wo s nützlich isch En Hypervisor cha vermiide, gwüssi Forme vo Shadow-Page-Tables z'verwalte, und cha stattdesse d'Hardware de gschtufti Walk usfüehre lah. De reschtlichi Overhead hangt vo de Siitegrössi, em Nested-Walk-Caching, em TLB-Verhalte und de Gascht-Spicherlokalität ab. ## Wie mer Unterstützig und Aktivierig überprüeft Identifizier de Prozessorhersteller und prüef die entsprechendi EPT- oder NPT-Fähigkeit über die unterstützte Diagnose-Tools vom Hypervisor. Überprüef die vollständige Aaforderige vom Feature, wo iigsetzt wird, inklusiv Firmware- und Betriibssystem-Unterstützig. Es virtualisierts Deployment het mehreri Schichte: physischi Fähigkeit, Firmware-Freigaab, de aktivi Host-Hypervisor, freigegebeni Gascht-Fähigkeite und Gascht-OS-Unterstützig. Prüef di Schicht, wo d Operation tatsächlich lauft, inklusive verschachtleter Virtualisierig, wänn das relevant isch. ## Was s Feature nid leischdet SLAT isch keis separats universells CPUID-Bit, kein Ersatz für IOMMU und kein Bewiis für d'Unterstützig vomene bstimmte Betriibssystem-Virtualisierigsprodukt. Es generischs SLAT-Fäld bruucht e herstellerspezifischi Interpretation und büldet nöd jedes fortgschritteni Übersetzigs-Feature. ## Kompatibilität und Leischtig i de Praxis CPU-Uusfüehrig, Gascht-Speicherübersetzig und Gräte-DMA-Remapping sind separati Funktione. Schlüss nid vo eim Virtualisierigs-Fäld uf Passthrough oder Isolation. Bruuch di unterstützte Diagnose-Tools vom Hypervisor und di exakte Plattform-/Gräte-Aaforderige. ## E praktischi Checklischte zur Überprüefig 1. Erfass s genaue Prozässer- oder Plattform-Modäll und d Version vo de beteiligte Aawändig, vom OS und vor Runtime. Bhalt de Wortluut vom eigentliche Fehler oder vor Aaforderig unveränderet bi. 2. Prüef d Herschteller-Referänz für das exakte Modäll, und kontrollier dänn di effektivi Fähigkeit und de aktivierte Status i de Umgäbig, wo s Programm lauft. 3. Verglich jedi Aaforderig vo de uusgwählte Binärdatei oder vom Backend. En ähnlich luutends Feature, en Alias oder e breiti Technologiebezeichnig länged nid. 4. Beschtätig, dass d Aawändig di vorgsehni Implementation uusgwählt het. Bruuch däre iri dokumentierte Diagnosefunktion und en unterstützte Fallback, wänn d Aaforderige nid erfüllt sind. 5. Mach jewiils nume ein unterstützti Änderig uf z Mol und widerhol di gliich Arbetslascht. Bhalt di ursprünglichi Konfiguration und en Wäg zur Wiederherschtellig barat. ## Wänn s Feature ufgführt isch, d Software s aber nid cha bruuche Fang bim exakt fählende Teil aa. E Hardware-Datebank beschriibt erfasstig Fähigkeite; s Betriibssyschtem oder de Hypervisor cha e anderi effektivi Umgäbig zeige. En Illegal-Instruction-Fehler bruucht au e Nachforschig zum eigentliche fählerhafte Befähl und Binär-Build, will e Beschädigung oder en unbeteiligte, nid unterstützte Befähl es ähnlichs Symptom erzüüge cha. Inschtallier d Aawändig, de Triiber oder d Runtime-Version, wo für di exakti Plattform unterstützt wird, und bruuch bi Bedarf d Baseline oder de Fallback-Build gmäss Herschteller-Dokumentation. Es Software-Update cha kei Befähl erzüüge, wo em Prozässer fählt. Firmware- und Sicherheitsrichtlinie-Änderige sötted em Verfahre vom Syschtemherschteller und eme Wiederherschtelligsplan folge, statt eme allgemeine Optimierigs-Rezept. ## Verwandti Features und nützlichi Unterscheidige [Extended Page Tables (EPT)](https://feex.it/wiki/l/gsw/hardware/system/ept/) · [NPT und RVI](https://feex.it/wiki/l/gsw/hardware/system/npt-rvi/) · [VT-x](https://feex.it/wiki/l/gsw/hardware/system/vt-x/) · [AMD-V und SVM](https://feex.it/wiki/l/gsw/hardware/system/amd-v/) ## Quelle und Umfang vo däre Erchlärig [Intel 64 and IA-32 Architectures Software Developer's Manual](https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html) · [AMD64 Architecture Programmer's Manual, Band 2: System Programming](https://docs.amd.com/v/u/en-US/24593_3.46_APM_Vol2) Die Referänze leitid s architektonische Verhalte und d Software-Aaforderige fescht. Si überprüefed nid jede Feature-Wärt uf ere verlinkte Hardware-Modällsiite unabhängig. Für d Modällunterstützig sött mer d Herschteller-Nachwiis vo däre Siite bruuche und di effektivi Syschtemkonfiguration prüefe. Dä Artikel liferet kei Benchmark, ke Zertifizierig und keis unabhängigs Prüefdatum. ## Verwandt Die Entitäte stönd mit däm Artikel in Verbindig. De Typ wird bi jedem Link aazeigt. [Extended Page Tables (EPT): Architektur-Referänz](https://feex.it/wiki/l/gsw/hardware/system/ept/)[NPT und RVI: Architektur-Referänz](https://feex.it/wiki/l/gsw/hardware/system/npt-rvi/)[VT-x: Architektur-Referänz](https://feex.it/wiki/l/gsw/hardware/system/vt-x/)[AMD-V und SVM: Architektur-Referänz](https://feex.it/wiki/l/gsw/hardware/system/amd-v/) ## Quelle und Verifikation Redaktionelli Verantwortig: Feex. Es isch kes unabhängigs Überprüefigsdatum erfasst. [Wie mir recherchiered](https://feex.it/wiki/research/). - [Intel 64 and IA-32 Architectures Software Developer's Manual ](https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html)· Bänd 1 und 2 beschriibed di gnännte Befählsfamilie und CPUID; Band 3 beschriibt Status-, Paging-, VMX- und Schutz-Stüürige. Architektur-Dokumentation beschtätigt kei Unterstützig für es bschtimmts Modäll. - [AMD64 Architecture Programmer's Manual, Band 2: System Programming ](https://docs.amd.com/v/u/en-US/24593_3.46_APM_Vol2)· Syschtemprogrammierung, SVM und verschachtleti Adrässübersetzig, Revision 3.46. De aktuell Dokumentations-Viewer bruucht JavaScript; älteri Dokumänte-URLs chönnted stillgleit worde sii. ## Isch dä Artikel nützlich gsi? Es Ja oder Nei längt. Wähl en Grund us, wänn du wotsch, oder schryb e churzi Notiz. Faktenübersicht Di churzi Identität vo dere Syte. Spezifikatione, Quelle und di ganzi Gschicht bliibed im Artikel. --- Source: [Canonical Feex Wiki page](https://feex.it/wiki/l/gsw/hardware/system/slat/) [Developer guide](https://feex.it/wiki/developers/) | [API policy](https://feex.it/developers/api-policy/) | [Agent guidance](https://feex.it/wiki/llms.txt)