1. [Wiki](https://feex.it/wiki/) 2. [Hardware](https://feex.it/wiki/hardware/) 3. [Sistemas e arquitetura](https://feex.it/wiki/hardware/system/) 4. ABM # ABM Referência de arquitetura: Feex ABM, Advanced Bit Manipulation, é uma terminologia associada aos recursos de contagem de bits da AMD. O rótulo ABM de uma base de dados deve ser resolvido para as instruções exatas e os bits de CPUID exigidos pelo software. ## O que você precisa saber ABM, Advanced Bit Manipulation, é uma terminologia associada aos recursos de contagem de bits da AMD. O rótulo ABM de uma base de dados deve ser resolvido para as instruções exatas e os bits de CPUID exigidos pelo software. ## Como funciona O rótulo é comumente associado a LZCNT e POPCNT nas descrições de recursos da AMD. Eles contam os zeros à esquerda e os bits definidos, respectivamente, mas os aplicativos devem enumerá-los de acordo com a especificação de CPUID do fornecedor. O LZCNT tem uma relação de codificação com o BSR e difere na entrada zero e no comportamento dos sinalizadores. ## Onde é útil Uma rotina numérica pode precisar de LZCNT para determinar uma magnitude, enquanto uma rotina de conjunto de bits precisa de POPCNT para contar a pertinência. Eles resolvem problemas diferentes e não podem ser substituídos um pelo outro apenas porque um resumo os agrupa. ## Como verificar o suporte e a ativação Consulte a especificação de CPUID estendido da AMD para ABM/LZCNT no bit 5 de 80000001H:ECX e verifique POPCNT no bit 23 de 01H:ECX para a necessidade real do programa. Confirme a interpretação específica do fornecedor com o manual de arquitetura relevante. Verifique a instrução exata e a forma do operando em vez de inferir o suporte a partir de uma extensão vizinha. Recursos inteiros escalares geralmente usam registradores de uso geral; uma codificação associada a vetores não significa automaticamente um requisito de estado de vetor. ## O que o recurso não estabelece ABM não é BMI1 ou BMI2. Um rótulo de fornecedor não deve ser convertido na suposição de que todas as instruções de manipulação de bits existem. A execução da codificação LZCNT em um processador não suportado pode se comportar como outra instrução em vez de gerar um erro evidente. ## Compatibilidade e desempenho na prática A correção depende de casos extremos, bem como da velocidade. Entrada zero, estouro, sinalizadores de transporte, largura do operando, alinhamento e ordenação de memória podem alterar a semântica. Dê preferência a interfaces de compilador ou biblioteca que documentem esses detalhes e forneçam um fallback suportado. ## Uma lista de verificação prática de verificação 1. Registre o modelo exato do processador ou da plataforma e as versões envolvidas do aplicativo, SO e runtime. Mantenha o texto exato do erro ou requisito. 2. Consulte a referência do fabricante para esse modelo exato e, em seguida, inspecione a capacidade efetiva e o estado ativado no ambiente em que o programa é executado. 3. Compare cada requisito do binário ou backend selecionado. Um recurso com nome semelhante, alias ou rótulo genérico de tecnologia não é suficiente. 4. Confirme se o aplicativo selecionou a implementação pretendida. Use seus diagnósticos documentados e um fallback suportado quando os requisitos não forem atendidos. 5. Faça uma alteração suportada por vez e repita a mesma carga de trabalho. Mantenha a configuração original e o caminho de recuperação disponíveis. ## Se o recurso estiver listado, mas o software não puder usá-lo Comece pelo componente exato com falha. Um banco de dados de hardware descreve a capacidade registrada; o sistema operacional ou o hipervisor pode expor um ambiente efetivo diferente. Um erro de instrução ilegal também precisa de investigação da instrução falha real e da compilação do binário, porque corrupção ou uma instrução não suportada não relacionada pode produzir um sintoma semelhante. Instale a versão do aplicativo, driver ou runtime suportada para a plataforma exata e use a compilação de linha de base ou fallback documentada do fornecedor, se necessário. Uma atualização de software não pode criar uma instrução que o processador não possui. As alterações de firmware e de política de segurança devem seguir o procedimento do fabricante do sistema e um plano de recuperação em vez de uma receita genérica de otimização. ## Recursos relacionados e distinções úteis [LZCNT](https://feex.it/wiki/l/pt/hardware/system/lzcnt/) · [POPCNT](https://feex.it/wiki/l/pt/hardware/system/popcnt/) · [BMI1](https://feex.it/wiki/l/pt/hardware/system/bmi1/) ## Fontes e escopo desta explicação [AMD CPUID Specification, publicação 25481](https://www.amd.com/content/dam/amd/en/documents/archived-tech-docs/design-guides/25481.pdf) · [Intel 64 and IA-32 Architectures Software Developer's Manual](https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html) Essas referências estabelecem o comportamento arquitetural e os requisitos de software. Elas não verificam de forma independente cada valor de recurso em uma página de modelo de hardware vinculada. Para obter suporte a modelos, use a evidência do fabricante dessa página e verifique a configuração efetiva do sistema. Este artigo não fornece um benchmark, certificação ou data de análise independente. ## Relacionados Estas entidades conectam-se a este artigo. O tipo é indicado em cada link. [LZCNT: Referência de arquitetura](https://feex.it/wiki/l/pt/hardware/system/lzcnt/)[POPCNT: Referência de arquitetura](https://feex.it/wiki/l/pt/hardware/system/popcnt/)[BMI1: Referência de arquitetura](https://feex.it/wiki/l/pt/hardware/system/bmi1/) ## Fontes e verificação Propriedade editorial: Feex. Nenhuma data de revisão independente foi registrada. [Como pesquisamos](https://feex.it/wiki/research/). - [AMD CPUID Specification, publicação 25481 ](https://www.amd.com/content/dam/amd/en/documents/archived-tech-docs/design-guides/25481.pdf)· Referência arquitetural arquivada para funções de CPUID da AMD e definições de bits estabelecidas. Use a referência de programação do processador atual para extensões específicas de gerações posteriores. - [Intel 64 and IA-32 Architectures Software Developer's Manual ](https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html)· Os Volumes 1 e 2 descrevem as famílias de instruções nomeadas e CPUID; o Volume 3 descreve estado, paginação, VMX e controles de proteção. A documentação de arquitetura não estabelece o suporte para um modelo específico. ## Este artigo foi útil? Um sim ou não é suficiente. Escolha um motivo se desejar, ou adicione uma breve observação. Fatos rápidos A identificação resumida desta página. Especificações, fontes e o conteúdo completo permanecem no artigo. --- Source: [Canonical Feex Wiki page](https://feex.it/wiki/l/pt/hardware/system/abm/) [Developer guide](https://feex.it/wiki/developers/) | [API policy](https://feex.it/developers/api-policy/) | [Agent guidance](https://feex.it/wiki/llms.txt)