1. [Wiki](https://feex.it/wiki/) 2. [Hardware](https://feex.it/wiki/hardware/) 3. [Sistemas e arquitetura](https://feex.it/wiki/hardware/system/) 4. FXSR # FXSR Referência de arquitetura: Feex O FXSR identifica os recursos FXSAVE/FXRSTOR para salvar e restaurar o estado legado de ponto flutuante e SIMD. É um recurso de gerenciamento de estado do sistema operacional, e não uma classificação de velocidade de aplicativo. ## O que você precisa saber O FXSR identifica os recursos FXSAVE/FXRSTOR para salvar e restaurar o estado legado de ponto flutuante e SIMD. É um recurso de gerenciamento de estado do sistema operacional, e não uma classificação de velocidade de aplicativo. ## Como funciona O FXSAVE grava a imagem de estado definida de x87, MMX, XMM e MXCSR, e o FXRSTOR restaura o estado correspondente. A imagem possui layout e alinhamento especificados. O conjunto e o formato precisos dos registradores dependem do modo de execução e dos controles de arquitetura. ## Onde é útil Um sistema operacional ou ambiente de execução que implementa manipulação de contexto de baixo nível deve preservar o estado permitido pelo seu ambiente de execução. Aplicativos comuns normalmente dependem do SO e da ABI em vez de salvarem imagens arbitrárias de contexto por conta própria. ## Como verificar o suporte e a ativação O bit 24 de CPUID.01H:EDX enumera o FXSR. O software de baixo nível também deve seguir os requisitos de registrador de controle, alinhamento e privilégio contidos no manual da arquitetura. Não substitua o tratamento de contexto do SO por uma solução alternativa de salvar/restaurar no nível do aplicativo. Os recursos de gerenciamento de estado são primariamente de responsabilidade do SO e do ambiente de execução. Buffers, máscaras, tamanhos de componentes, alinhamento e regras de restauração devem estar de acordo com a arquitetura e o modo de execução. Salvar apenas um subconjunto pode corromper código que utilize estados habilitados adicionais. ## O que o recurso não estabelece Uma imagem do FXSAVE não preserva todos os estados posteriores de AVX, AVX-512 ou AMX. Tratá-la como um contexto moderno completo pode corromper um programa, mesmo quando o FXSR é suportado. O gerenciamento de estado da família XSAVE é um mecanismo separado. ## Compatibilidade e desempenho na prática A detecção de recursos em nível de aplicativo deve usar uma interface mantida pelo ambiente de execução sempre que possível. Diferencie o suporte de hardware da habilitação no SO e, para recursos dinâmicos, da permissão do processo. Um rótulo de CPU isolado não pode garantir que uma sequência arbitrária de salvar/restaurar esteja correta. ## Uma lista de verificação prática de verificação 1. Registre o modelo exato do processador ou da plataforma e as versões envolvidas do aplicativo, SO e runtime. Mantenha o texto exato do erro ou requisito. 2. Consulte a referência do fabricante para esse modelo exato e, em seguida, inspecione a capacidade efetiva e o estado ativado no ambiente em que o programa é executado. 3. Compare cada requisito do binário ou backend selecionado. Um recurso com nome semelhante, alias ou rótulo genérico de tecnologia não é suficiente. 4. Confirme se o aplicativo selecionou a implementação pretendida. Use seus diagnósticos documentados e um fallback suportado quando os requisitos não forem atendidos. 5. Faça uma alteração suportada por vez e repita a mesma carga de trabalho. Mantenha a configuração original e o caminho de recuperação disponíveis. ## Se o recurso estiver listado, mas o software não puder usá-lo Comece pelo componente exato com falha. Um banco de dados de hardware descreve a capacidade registrada; o sistema operacional ou o hipervisor pode expor um ambiente efetivo diferente. Um erro de instrução ilegal também precisa de investigação da instrução falha real e da compilação do binário, porque corrupção ou uma instrução não suportada não relacionada pode produzir um sintoma semelhante. Instale a versão do aplicativo, driver ou runtime suportada para a plataforma exata e use a compilação de linha de base ou fallback documentada do fornecedor, se necessário. Uma atualização de software não pode criar uma instrução que o processador não possui. As alterações de firmware e de política de segurança devem seguir o procedimento do fabricante do sistema e um plano de recuperação em vez de uma receita genérica de otimização. ## Recursos relacionados e distinções úteis [XSAVE](https://feex.it/wiki/l/pt/hardware/system/xsave/) · [XSAVEOPT](https://feex.it/wiki/l/pt/hardware/system/xsaveopt/) · [SSE](https://feex.it/wiki/l/pt/hardware/system/sse/) · [MMX](https://feex.it/wiki/l/pt/hardware/system/mmx/) ## Fontes e escopo desta explicação [Intel 64 and IA-32 Architectures Software Developer's Manual](https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html) · [psABI x86-64: níveis de arquitetura e microarquitetura do processador](https://gitlab.com/x86-psABIs/x86-64-ABI/-/blob/master/x86-64-ABI/low-level-sys-info.tex) Essas referências estabelecem o comportamento arquitetural e os requisitos de software. Elas não verificam de forma independente cada valor de recurso em uma página de modelo de hardware vinculada. Para obter suporte a modelos, use a evidência do fabricante dessa página e verifique a configuração efetiva do sistema. Este artigo não fornece um benchmark, certificação ou data de análise independente. ## Relacionados Estas entidades conectam-se a este artigo. O tipo é indicado em cada link. [XSAVE: Referência de arquitetura](https://feex.it/wiki/l/pt/hardware/system/xsave/)[XSAVEOPT: Referência de arquitetura](https://feex.it/wiki/l/pt/hardware/system/xsaveopt/)[SSE: Referência de arquitetura](https://feex.it/wiki/l/pt/hardware/system/sse/)[MMX: Referência de arquitetura](https://feex.it/wiki/l/pt/hardware/system/mmx/) ## Fontes e verificação Propriedade editorial: Feex. Nenhuma data de revisão independente foi registrada. [Como pesquisamos](https://feex.it/wiki/research/). - [Intel 64 and IA-32 Architectures Software Developer's Manual ](https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html)· Os Volumes 1 e 2 descrevem as famílias de instruções nomeadas e CPUID; o Volume 3 descreve estado, paginação, VMX e controles de proteção. A documentação de arquitetura não estabelece o suporte para um modelo específico. - [psABI x86-64: níveis de arquitetura e microarquitetura do processador ](https://gitlab.com/x86-psABIs/x86-64-ABI/-/blob/master/x86-64-ABI/low-level-sys-info.tex)· Interface de Máquina, Arquitetura do Processador: tabela de recursos básica e cumulativa v2/v3/v4, verificações de estado do SO e recomendações de implantação. ## Este artigo foi útil? Um sim ou não é suficiente. Escolha um motivo se desejar, ou adicione uma breve observação. Fatos rápidos A identificação resumida desta página. Especificações, fontes e o conteúdo completo permanecem no artigo. --- Source: [Canonical Feex Wiki page](https://feex.it/wiki/l/pt/hardware/system/fxsr/) [Developer guide](https://feex.it/wiki/developers/) | [API policy](https://feex.it/developers/api-policy/) | [Agent guidance](https://feex.it/wiki/llms.txt)