1. [Wiki](https://feex.it/wiki/) 2. [Hardware](https://feex.it/wiki/hardware/) 3. [Sistemas e arquitetura](https://feex.it/wiki/hardware/system/) 4. Controle de Execução Baseado em Modo # Controle de Execução Baseado em Modo Referência de arquitetura: Feex Mode-Based Execute Control é uma capacidade de Intel EPT que permite a um hipervisor distinguir permissões de execução de instruções em modo de usuário e em modo de supervisor do convidado. Trata-se de um controle de virtualização, não de uma instrução de aplicação comum. ## O que você precisa saber Mode-Based Execute Control é uma capacidade de Intel EPT que permite a um hipervisor distinguir permissões de execução de instruções em modo de usuário e em modo de supervisor do convidado. Trata-se de um controle de virtualização, não de uma instrução de aplicação comum. ## Como funciona Com o controle de execução de VM relevante ativado, a semântica de permissão de EPT distingue os modos de execução do convidado. Isso permite que um hipervisor implemente políticas que tratem a execução de usuário e de kernel de forma diferente no segundo estágio de tradução. O hipervisor deve enumerar e configurar os controles corretamente. ## Onde é útil Um projeto de proteção baseado em virtualização pode usar permissões de execução diferenciadas como um componente básico. O SO convidado e a política do host ainda determinam o que é protegido e como as falhas são tratadas; o recurso sozinho não ativa um produto de segurança. ## Como verificar o suporte e a ativação Inspecione os controles de capacidade VMX documentados no SDM e a interface de capacidade/status suportada pelo hipervisor. Verifique a configuração de EPT e da plataforma separadamente. A lista de recursos de CPUID de uma aplicação normal não pode descrever totalmente a política ativa do hipervisor. Uma implantação virtualizada possui várias camadas: capacidade física, permissão do firmware, o hipervisor host ativo, capacidades expostas ao convidado e suporte do SO convidado. Verifique a camada em que a operação realmente é executada, incluindo virtualização aninhada quando relevante. ## O que o recurso não estabelece O recurso não é o mesmo que NX ou SMEP, e um rótulo genérico importado não estabelece o comportamento exato de um equivalente da AMD. Ele não prova que a segurança baseada em virtualização está ativada ou que uma máquina atende a todos os requisitos de um recurso específico do SO. ## Compatibilidade e desempenho na prática Execução de CPU, tradução de memória do convidado e remapeamento de DMA de dispositivos são recursos separados. Não deduza passagem direta ou isolamento a partir de um único campo de virtualização. Use os diagnósticos suportados do hipervisor e os requisitos exatos da plataforma/dispositivo. ## Uma lista de verificação prática de verificação 1. Registre o modelo exato do processador ou da plataforma e as versões envolvidas do aplicativo, SO e runtime. Mantenha o texto exato do erro ou requisito. 2. Consulte a referência do fabricante para esse modelo exato e, em seguida, inspecione a capacidade efetiva e o estado ativado no ambiente em que o programa é executado. 3. Compare cada requisito do binário ou backend selecionado. Um recurso com nome semelhante, alias ou rótulo genérico de tecnologia não é suficiente. 4. Confirme se o aplicativo selecionou a implementação pretendida. Use seus diagnósticos documentados e um fallback suportado quando os requisitos não forem atendidos. 5. Faça uma alteração suportada por vez e repita a mesma carga de trabalho. Mantenha a configuração original e o caminho de recuperação disponíveis. ## Se o recurso estiver listado, mas o software não puder usá-lo Comece pelo componente exato com falha. Um banco de dados de hardware descreve a capacidade registrada; o sistema operacional ou o hipervisor pode expor um ambiente efetivo diferente. Um erro de instrução ilegal também precisa de investigação da instrução falha real e da compilação do binário, porque corrupção ou uma instrução não suportada não relacionada pode produzir um sintoma semelhante. Instale a versão do aplicativo, driver ou runtime suportada para a plataforma exata e use a compilação de linha de base ou fallback documentada do fornecedor, se necessário. Uma atualização de software não pode criar uma instrução que o processador não possui. As alterações de firmware e de política de segurança devem seguir o procedimento do fabricante do sistema e um plano de recuperação em vez de uma receita genérica de otimização. ## Recursos relacionados e distinções úteis [Extended Page Tables (EPT)](https://feex.it/wiki/l/pt/hardware/system/ept/) · [VT-x](https://feex.it/wiki/l/pt/hardware/system/vt-x/) · [Execute Disable (NX)](https://feex.it/wiki/l/pt/hardware/system/execute-disable/) · [OS Guard e SMEP](https://feex.it/wiki/l/pt/hardware/system/os-guard/) ## Fontes e escopo desta explicação [Intel 64 and IA-32 Architectures Software Developer's Manual](https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html) Essas referências estabelecem o comportamento arquitetural e os requisitos de software. Elas não verificam de forma independente cada valor de recurso em uma página de modelo de hardware vinculada. Para obter suporte a modelos, use a evidência do fabricante dessa página e verifique a configuração efetiva do sistema. Este artigo não fornece um benchmark, certificação ou data de análise independente. ## Relacionados Estas entidades conectam-se a este artigo. O tipo é indicado em cada link. [Extended Page Tables (EPT): Referência de arquitetura](https://feex.it/wiki/l/pt/hardware/system/ept/)[VT-x: Referência de arquitetura](https://feex.it/wiki/l/pt/hardware/system/vt-x/)[Execute Disable (NX): Referência de arquitetura](https://feex.it/wiki/l/pt/hardware/system/execute-disable/)[OS Guard e SMEP: Referência de arquitetura](https://feex.it/wiki/l/pt/hardware/system/os-guard/) ## Fontes e verificação Propriedade editorial: Feex. Nenhuma data de revisão independente foi registrada. [Como pesquisamos](https://feex.it/wiki/research/). - [Intel 64 and IA-32 Architectures Software Developer's Manual ](https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html)· Os Volumes 1 e 2 descrevem as famílias de instruções nomeadas e CPUID; o Volume 3 descreve estado, paginação, VMX e controles de proteção. A documentação de arquitetura não estabelece o suporte para um modelo específico. ## Este artigo foi útil? Um sim ou não é suficiente. Escolha um motivo se desejar, ou adicione uma breve observação. Fatos rápidos A identificação resumida desta página. Especificações, fontes e o conteúdo completo permanecem no artigo. --- Source: [Canonical Feex Wiki page](https://feex.it/wiki/l/pt/hardware/system/mode-based-execute-control/) [Developer guide](https://feex.it/wiki/developers/) | [API policy](https://feex.it/developers/api-policy/) | [Agent guidance](https://feex.it/wiki/llms.txt)