1. [Wiki](https://feex.it/wiki/) 2. [Hardware](https://feex.it/wiki/hardware/) 3. [Sistemas e arquitetura](https://feex.it/wiki/hardware/system/) 4. Extensões de instrução SHA # Extensões de instrução SHA Referência de arquitetura: Feex Também chamado de SHA A extensão SHA original x86 acelera operações selecionadas usadas no SHA-1 e SHA-256. Um rótulo de recurso SHA genérico não estabelece suporte de hardware para todos os algoritmos SHA. ## O que você precisa saber A extensão SHA original x86 acelera operações selecionadas usadas no SHA-1 e SHA-256. Um rótulo de recurso SHA genérico não estabelece suporte de hardware para todos os algoritmos SHA. ## Como funciona A extensão original fornece instruções para escalonamento de mensagens e processamento de rodadas para SHA-1 e SHA-256. O software ainda executa preenchimento, gerenciamento de blocos e a construção completa do hash. SHA-256 pertence ao SHA-2, mas SHA-512 e SHA-3 têm algoritmos diferentes e não devem ser inferidos a partir do bit de recurso original. ## Onde é útil Uma biblioteca de hash pode selecionar uma rotina de compactação SHA-256 especializada quando a extensão é utilizável. Mensagens pequenas podem gastar um tempo significativo na configuração e no código ao redor, enquanto cargas de trabalho maiores também dependem de memória e paralelismo. ## Como verificar o suporte e a ativação Para a extensão SHA original, verifique CPUID.07H.00H:EBX bit 29 após validar o suporte à folha. Verifique o algoritmo e a família exata de instruções solicitada pela biblioteca, não apenas um rótulo genérico sha exibido por um utilitário. Use uma implementação criptográfica mantida que lide com a seleção de recursos, condições de falha e o algoritmo completo. A aceleração de hardware fornece primitivas; gerenciamento de chaves, autenticação, regras de nonce e escolhas de protocolo continuam sendo responsabilidades do software. ## O que o recurso não estabelece A existência de uma instrução não torna o SHA-1 adequado para um novo protocolo de segurança. A aceleração por hardware não altera a resistência a colisões de um algoritmo nem repara o projeto inseguro de um protocolo. Extensões posteriores de SHA512 têm enumeração separada. ## Compatibilidade e desempenho na prática Um campo de recurso não é uma certificação de produto ou evidência de que um aplicativo específico é seguro. O desempenho depende dos tamanhos de mensagem, modo, agrupamento em lote e do restante do protocolo. Verifique o provedor real e mantenha suas atualizações de segurança em dia. ## Uma lista de verificação prática de verificação 1. Registre o modelo exato do processador ou da plataforma e as versões envolvidas do aplicativo, SO e runtime. Mantenha o texto exato do erro ou requisito. 2. Consulte a referência do fabricante para esse modelo exato e, em seguida, inspecione a capacidade efetiva e o estado ativado no ambiente em que o programa é executado. 3. Compare cada requisito do binário ou backend selecionado. Um recurso com nome semelhante, alias ou rótulo genérico de tecnologia não é suficiente. 4. Confirme se o aplicativo selecionou a implementação pretendida. Use seus diagnósticos documentados e um fallback suportado quando os requisitos não forem atendidos. 5. Faça uma alteração suportada por vez e repita a mesma carga de trabalho. Mantenha a configuração original e o caminho de recuperação disponíveis. ## Se o recurso estiver listado, mas o software não puder usá-lo Comece pelo componente exato com falha. Um banco de dados de hardware descreve a capacidade registrada; o sistema operacional ou o hipervisor pode expor um ambiente efetivo diferente. Um erro de instrução ilegal também precisa de investigação da instrução falha real e da compilação do binário, porque corrupção ou uma instrução não suportada não relacionada pode produzir um sintoma semelhante. Instale a versão do aplicativo, driver ou runtime suportada para a plataforma exata e use a compilação de linha de base ou fallback documentada do fornecedor, se necessário. Uma atualização de software não pode criar uma instrução que o processador não possui. As alterações de firmware e de política de segurança devem seguir o procedimento do fabricante do sistema e um plano de recuperação em vez de uma receita genérica de otimização. ## Recursos relacionados e distinções úteis [AES-NI](https://feex.it/wiki/l/pt/hardware/system/aes-ni/) · [PCLMULQDQ e CLMUL](https://feex.it/wiki/l/pt/hardware/system/pclmulqdq/) · [AVX2](https://feex.it/wiki/l/pt/hardware/system/avx2/) ## Fontes e escopo desta explicação [Intel 64 and IA-32 Architectures Software Developer's Manual](https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html) · [NIST Secure Hash Standard, FIPS 180-4](https://csrc.nist.gov/pubs/fips/180-4/upd1/final) Essas referências estabelecem o comportamento arquitetural e os requisitos de software. Elas não verificam de forma independente cada valor de recurso em uma página de modelo de hardware vinculada. Para obter suporte a modelos, use a evidência do fabricante dessa página e verifique a configuração efetiva do sistema. Este artigo não fornece um benchmark, certificação ou data de análise independente. ## Relacionados Estas entidades conectam-se a este artigo. O tipo é indicado em cada link. [AES-NI: Referência de arquitetura](https://feex.it/wiki/l/pt/hardware/system/aes-ni/)[PCLMULQDQ e CLMUL: Referência de arquitetura](https://feex.it/wiki/l/pt/hardware/system/pclmulqdq/)[AVX2: Referência de arquitetura](https://feex.it/wiki/l/pt/hardware/system/avx2/) ## Fontes e verificação Propriedade editorial: Feex. Nenhuma data de revisão independente foi registrada. [Como pesquisamos](https://feex.it/wiki/research/). - [Intel 64 and IA-32 Architectures Software Developer's Manual ](https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html)· Os Volumes 1 e 2 descrevem as famílias de instruções nomeadas e CPUID; o Volume 3 descreve estado, paginação, VMX e controles de proteção. A documentação de arquitetura não estabelece o suporte para um modelo específico. - [NIST Secure Hash Standard, FIPS 180-4 ](https://csrc.nist.gov/pubs/fips/180-4/upd1/final)· Define os algoritmos SHA nomeados. As definições de algoritmos não implicam que a extensão x86 SHA original acelere todos os membros. ## Este artigo foi útil? Um sim ou não é suficiente. Escolha um motivo se desejar, ou adicione uma breve observação. Fatos rápidos A identificação resumida desta página. Especificações, fontes e o conteúdo completo permanecem no artigo. --- Source: [Canonical Feex Wiki page](https://feex.it/wiki/l/pt/hardware/system/sha/) [Developer guide](https://feex.it/wiki/developers/) | [API policy](https://feex.it/developers/api-policy/) | [Agent guidance](https://feex.it/wiki/llms.txt)