1. [Wiki](https://feex.it/wiki/) 2. [Hardware](https://feex.it/wiki/hardware/) 3. [Sistemas e arquitetura](https://feex.it/wiki/hardware/system/) 4. SSE2 # SSE2 Referência de arquitetura: Feex SSE2 expande o modelo de programação XMM de 128 bits com operações de inteiros e ponto flutuante de precisão dupla. Faz parte da linha de base usual do x86-64, mas não é uma abreviação para todas as extensões SSE posteriores. ## O que você precisa saber SSE2 expande o modelo de programação XMM de 128 bits com operações de inteiros e ponto flutuante de precisão dupla. Faz parte da linha de base usual do x86-64, mas não é uma abreviação para todas as extensões SSE posteriores. ## Como funciona Um registrador XMM de 128 bits pode conter 2 valores de precisão dupla ou elementos inteiros de várias larguras. SSE2 transfere muito do trabalho SIMD com inteiros para registradores XMM em vez do modelo de aliasing MMX/x87. Formas escalares e empacotadas, presença de sinal, saturação e requisitos de alinhamento permanecem específicos da instrução. ## Onde é útil Uma biblioteca numérica pode computar com pares de valores de precisão dupla, enquanto um kernel de processamento de bytes pode comparar ou reorganizar dados de inteiros empacotados. O número de elementos em um registrador não é uma afirmação sobre o throughput de instruções ou a aceleração de um aplicativo. ## Como verificar o suporte e a ativação CPUID.01H:EDX bit 26 enumera SSE2. Confirme se o ambiente em execução preserva o estado XMM e se a linha de base dos binários do aplicativo corresponde. Use a compilação legada documentada do aplicativo quando sua compilação atual exigir uma extensão posterior. Um recurso SIMD descreve instruções, não núcleos adicionais. A forma da instrução determina largura do elemento, sinal, arredondamento, alinhamento e quais pistas interagem. O software deve preservar o estado de registradores da ABI e usar um ambiente de execução suportado. ## O que o recurso não estabelece SSE2 não implica SSE3, SSSE3, SSE4.1 ou SSE4.2. Software compilado para uma linha de base mais recente pode falhar em um sistema que suporte SSE2 e que, fora isso, seja totalmente funcional. Um sinalizador SSE2 não é um veredito completo de compatibilidade de aplicativo ou sistema operacional. ## Compatibilidade e desempenho na prática Nomes posteriores na família SSE possuem bits de recurso separados. Para um binário implantado, inspecione o conjunto mínimo completo de recursos, incluindo bibliotecas e código de inicialização. Um fallback só é útil se nenhuma instrução não suportada for executada antes da etapa de seleção. ## Uma lista de verificação prática de verificação 1. Registre o modelo exato do processador ou da plataforma e as versões envolvidas do aplicativo, SO e runtime. Mantenha o texto exato do erro ou requisito. 2. Consulte a referência do fabricante para esse modelo exato e, em seguida, inspecione a capacidade efetiva e o estado ativado no ambiente em que o programa é executado. 3. Compare cada requisito do binário ou backend selecionado. Um recurso com nome semelhante, alias ou rótulo genérico de tecnologia não é suficiente. 4. Confirme se o aplicativo selecionou a implementação pretendida. Use seus diagnósticos documentados e um fallback suportado quando os requisitos não forem atendidos. 5. Faça uma alteração suportada por vez e repita a mesma carga de trabalho. Mantenha a configuração original e o caminho de recuperação disponíveis. ## Se o recurso estiver listado, mas o software não puder usá-lo Comece pelo componente exato com falha. Um banco de dados de hardware descreve a capacidade registrada; o sistema operacional ou o hipervisor pode expor um ambiente efetivo diferente. Um erro de instrução ilegal também precisa de investigação da instrução falha real e da compilação do binário, porque corrupção ou uma instrução não suportada não relacionada pode produzir um sintoma semelhante. Instale a versão do aplicativo, driver ou runtime suportada para a plataforma exata e use a compilação de linha de base ou fallback documentada do fornecedor, se necessário. Uma atualização de software não pode criar uma instrução que o processador não possui. As alterações de firmware e de política de segurança devem seguir o procedimento do fabricante do sistema e um plano de recuperação em vez de uma receita genérica de otimização. ## Recursos relacionados e distinções úteis [SSE](https://feex.it/wiki/l/pt/hardware/system/sse/) · [SSE3](https://feex.it/wiki/l/pt/hardware/system/sse3/) · [SSE4.2](https://feex.it/wiki/l/pt/hardware/system/sse4-2/) · [x86-64-v2](https://feex.it/wiki/l/pt/hardware/system/x86-64-v2/) ## Fontes e escopo desta explicação [Intel 64 and IA-32 Architectures Software Developer's Manual](https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html) · [psABI x86-64: níveis de arquitetura e microarquitetura do processador](https://gitlab.com/x86-psABIs/x86-64-ABI/-/blob/master/x86-64-ABI/low-level-sys-info.tex) Essas referências estabelecem o comportamento arquitetural e os requisitos de software. Elas não verificam de forma independente cada valor de recurso em uma página de modelo de hardware vinculada. Para obter suporte a modelos, use a evidência do fabricante dessa página e verifique a configuração efetiva do sistema. Este artigo não fornece um benchmark, certificação ou data de análise independente. ## Relacionados Estas entidades conectam-se a este artigo. O tipo é indicado em cada link. [SSE: Referência de arquitetura](https://feex.it/wiki/l/pt/hardware/system/sse/)[SSE3: Referência de arquitetura](https://feex.it/wiki/l/pt/hardware/system/sse3/)[SSE4.2: Referência de arquitetura](https://feex.it/wiki/l/pt/hardware/system/sse4-2/)[x86-64-v2: Referência de arquitetura](https://feex.it/wiki/l/pt/hardware/system/x86-64-v2/) ## Fontes e verificação Propriedade editorial: Feex. Nenhuma data de revisão independente foi registrada. [Como pesquisamos](https://feex.it/wiki/research/). - [Intel 64 and IA-32 Architectures Software Developer's Manual ](https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html)· Os Volumes 1 e 2 descrevem as famílias de instruções nomeadas e CPUID; o Volume 3 descreve estado, paginação, VMX e controles de proteção. A documentação de arquitetura não estabelece o suporte para um modelo específico. - [psABI x86-64: níveis de arquitetura e microarquitetura do processador ](https://gitlab.com/x86-psABIs/x86-64-ABI/-/blob/master/x86-64-ABI/low-level-sys-info.tex)· Interface de Máquina, Arquitetura do Processador: tabela de recursos básica e cumulativa v2/v3/v4, verificações de estado do SO e recomendações de implantação. ## Este artigo foi útil? Um sim ou não é suficiente. Escolha um motivo se desejar, ou adicione uma breve observação. Fatos rápidos A identificação resumida desta página. Especificações, fontes e o conteúdo completo permanecem no artigo. --- Source: [Canonical Feex Wiki page](https://feex.it/wiki/l/pt/hardware/system/sse2/) [Developer guide](https://feex.it/wiki/developers/) | [API policy](https://feex.it/developers/api-policy/) | [Agent guidance](https://feex.it/wiki/llms.txt)