AVX2

El que cal saber

Com funciona

AVX2 aporta moltes operacions d'enters empaquetats als registres YMM de 256 bits i afegeix capacitats com ara lectures disperses d'enters (gathers), desplaçaments variables i permutacions més àmplies. Un vector d'enters de 256 bits pot contenir 32 bytes, 16 paraules, 8 paraules dobles o 4 paraules quàdruples; la instrucció determina la interpretació dels carrils. Algunes operacions actuen de manera independent dins de meitats de 128 bits, de manera que un registre ample no implica un moviment sense restriccions entre tots els carrils.

On és útil

Una biblioteca de processament d'imatges pot gestionar 32 components de byte en un vector mentre un nucli de base de dades compara 8 enters de 32 bits. Això il·lustra la capacitat de dades, no una acceleració garantida. Les lectures disperses continuen depenent de la localitat de la memòria, i un bucle pot continuar limitat per fallades de memòria cau, ramificacions o conversions de dades en lloc de l'amplada aritmètica.

Com comprovar el suport i l'habilitació

Primer realitzeu les comprovacions de maquinari AVX i d'OSXSAVE/XCR0. Després verifiqueu que CPUID admeti la fulla 7 i comproveu el bit 5 de CPUID.07H.00H:EBX. Feu proves dins de l'entorn de desplegament real de la màquina convidada o del contenidor i utilitzeu la interfície de diagnòstic admesa de l'aplicació quan estigui disponible.

El programa tant ha de contenir una implementació adequada com seleccionar-la en temps d'execució. L'enumeració de maquinari, l'estat dels registres habilitat pel SO i la línia de base compilada del binari són comprovacions separades. Una màquina virtual pot exposar deliberadament menys característiques que el seu amfitrió, i un contenidor no afegeix instruccions a la CPU amfitriona.

El que la característica no estableix

AVX2 no inclou FMA com a conseqüència arquitectònica automàtica. Tampoc no estableix per si mateix la disponibilitat d'AVX-512, maquinari d'acceleració d'IA o l'admissibilitat per a x86-64-v3. Una compilació compilada globalment per a AVX2 pot fallar abans que s'executi un distribuïdor alternatiu si el codi d'inicialització ja conté instruccions no admeses.

Compatibilitat i rendiment a la pràctica

Meseu la càrrega de treball completa amb dades representatives. Uns vectors més amples poden reduir el nombre d'instruccions alhora que deixen sense canvis el trànsit de memòria, la sincronització o els costos de conversió. La latència de les instruccions, el rendiment i el comportament energètic depenen de la microarquitectura exacta i de les condicions d'operació.

Una llista de verificació pràctica

1. Enregistreu el model exacte de processador o de plataforma i les versions d'aplicació, SO i entorn d'execució implicades. Conserveu la redacció de l'error o del requisit real.
2. Comproveu la referència del fabricant per a aquest model exacte, i després inspeccioneu la capacitat efectiva i l'estat habilitat en l'entorn on s'executa el programa.
3. Compareu cada requisit del binari o dorsal seleccionat. Una característica amb un nom similar, un àlies o una etiqueta de tecnologia àmplia no és suficient.
4. Confirmeu que l'aplicació ha seleccionat la implementació prevista. Utilitzeu els seus diagnòstics documentats i una alternativa compatible quan no es compleixin els requisits.
5. Feu un únic canvi admès a la vegada i repetiu la mateixa càrrega de treball. Manteniu disponibles la configuració original i la via de recuperació.

Si la característica apareix a la llista però el programari no la pot utilitzar

Comenceu pel component exacte que falla. Una base de dades de maquinari descriu la capacitat registrada; el sistema operatiu o l'hipervisor poden exposar un entorn efectiu diferent. Un error d'instrucció il·legal també requereix investigar la instrucció defectuosa real i la compilació del binari, perquè una corrupció o una instrucció no admesa no relacionada poden produir un símptoma similar.

Instal·leu la versió d'aplicació, controlador o entorn d'execució admesa per a la plataforma exacta, i utilitzeu la compilació base o alternativa documentada pel fabricant si cal. Una actualització de programari no pot crear una instrucció que li manqui al processador. Els canvis de microprogramari i de polítiques de seguretat han de seguir el procediment del fabricant del sistema i un pla de recuperació en lloc d'una recepta genèrica d'optimització.

Característiques relacionades i distincions útils

AVX · FMA and FMA3 · x86-64-v3 · AVX-512

Fonts i abast d'aquesta explicació

Intel 64 and IA-32 Architectures Software Developer's Manual · Linux kernel: using XSTATE features in user space · x86-64 psABI: nivells d'arquitectura i microarquitectura del processador

Aquestes referències estableixen el comportament arquitectònic i els requisits de programari. No verifiquen de manera independent cada valor de característica en una pàgina de model de maquinari enllaçada. Per al suport de models, utilitzeu l'evidència del fabricant d'aquesta pàgina i comproveu la configuració efectiva del sistema. Aquest article no proporciona cap data de prova de referència, certificació o revisió independent.

Relacionat

Aquestes entitats enllacen amb aquest article. El tipus es mostra a cada enllaç.

Fonts i verificació

Propietat editorial: Feex. No s'ha registrat cap data de revisió independent. Com investiguem.

• Intel 64 and IA-32 Architectures Software Developer's Manual · Els volums 1 i 2 descriuen les famílies d'instruccions anomenades i CPUID; el volum 3 descriu l'estat, la paginació, VMX i els controls de protecció. La documentació d'arquitectura no estableix el suport per a un model en particular.
• Linux kernel: using XSTATE features in user space · Estat vectorial habilitat pel SO, estat de tessel·les habilitat dinàmicament, requisits de pila de senyals i flux de permisos AMX. El comportament específic de Linux no és una promesa sobre un altre SO.
• x86-64 psABI: nivells d'arquitectura i microarquitectura del processador · Machine Interface, Processor Architecture: taula de característiques base i acumulativa de v2/v3/v4, comprovacions d'estat del SO i recomanacions de desplegament.