AVX

Ce que vous devez savoir

Comment ça marche

AVX étend les registres vectoriels à 256 bits, les 128 bits inférieurs de chaque registre YMM chevauchant son registre XMM. De nombreuses instructions utilisent une forme à trois opérandes, permettant à la destination de différer des entrées. Un vecteur de 256 bits peut contenir 8 valeurs en virgule flottante en simple précision ou 4 en double précision, mais les instructions diffèrent quant à leurs types d'opérandes et à leur comportement.

Domaines d'utilité

Une boucle numérique peut ajouter plusieurs valeurs en virgule flottante indépendantes à l'aide d'une seule instruction vectorielle. Le compilateur ou la bibliothèque doit générer ce code et organiser correctement les chargements, l'alignement, les résidus et les dépendances. AVX ne parallélise pas automatiquement un programme arbitraire sur plusieurs cœurs, et les opérations sur entiers à 256 bits nécessitent de vérifier l'extension correspondante plutôt que de supposer AVX2.

Comment vérifier la prise en charge et l'activation

Vérifiez le bit AVX 28, le bit XSAVE 26 et le bit OSXSAVE 27 dans CPUID.01H:ECX. Ce n'est qu'après avoir confirmé OSXSAVE que le logiciel peut utiliser XGETBV avec ECX=0 et vérifier que les bits 1 et 2 de XCR0 activent l'état XMM et YMM. Utilisez un répartiteur de runtime maintenu plutôt que d'exécuter AVX en guise de test de détection.

Le programme doit à la fois contenir une implémentation appropriée et la sélectionner lors de l'exécution. L'énumération matérielle, l'état des registres activé par le système d'exploitation et la référence de compilation du binaire sont des vérifications distinctes. Une machine virtuelle peut délibérément exposer moins de fonctionnalités que son hôte, et un conteneur n'ajoute pas d'instructions au processeur hôte.

Ce que la fonctionnalité n'établit pas

La prise en charge d'AVX seule n'implique pas AVX2, FMA, F16C, AVX-VNNI ou AVX-512. La largeur vectorielle n'indique pas le nombre de cycles nécessaires à une instruction. Une machine virtuelle peut exposer un jeu d'instructions plus restreint que celui de l'hôte physique.

Compatibilité et performances en pratique

Mesurez l'intégralité de la charge de travail avec des données représentatives. Des vecteurs plus larges peuvent réduire le nombre d'instructions tout en laissant inchangés le trafic mémoire, la synchronisation ou les coûts de conversion. La latence des instructions, le débit et le comportement énergétique dépendent de la microarchitecture exacte et des conditions de fonctionnement.

Une liste de contrôle pratique pour la vérification

1. Enregistrez le modèle exact de processeur ou de plateforme ainsi que les versions de l'application, du système d'exploitation et du runtime concernés. Conservez la formulation de l'erreur ou de l'exigence réelle.
2. Consultez la référence du fabricant pour ce modèle exact, puis inspectez la capacité effective et l'état activé dans l'environnement où le programme s'exécute.
3. Comparez chaque exigence du binaire ou du backend sélectionné. Une fonctionnalité au nom similaire, un alias ou une étiquette technologique générale ne suffisent pas.
4. Confirmez que l'application a sélectionné l'implémentation prévue. Utilisez ses diagnostics documentés et une solution de repli prise en charge lorsque les exigences ne sont pas satisfaites.
5. Effectuez une seule modification prise en charge à la fois et répétez la même charge de travail. Gardez la configuration d'origine et une procédure de récupération disponibles.

Si la fonctionnalité est répertoriée mais que le logiciel ne peut pas l'utiliser

Commencez par le composant exact en échec. Une base de données matérielle décrit une capacité enregistrée ; le système d'exploitation ou l'hyperviseur peut exposer un environnement effectif différent. Une erreur d'instruction non autorisée nécessite également d'examiner l'instruction fautive réelle et le binaire compilé, car une corruption ou une instruction non prise en charge sans rapport peut produire un symptôme similaire.

Installez la version de l'application, du pilote ou du runtime prise en charge pour la plateforme exacte, et utilisez la version de référence ou de secours documentée par le fournisseur si nécessaire. Une mise à jour logicielle ne peut pas créer une instruction dont le processeur est dépourvu. Les modifications de micrologiciel et de politique de sécurité doivent suivre la procédure du fabricant du système et un plan de récupération plutôt qu'une recette d'optimisation générique.

Fonctionnalités associées et distinctions utiles

AVX2 · AVX-512 · FMA et FMA3 · XSAVE

Sources et portée de cette explication

Intel 64 and IA-32 Architectures Software Developer's Manual · Noyau Linux : utilisation des fonctionnalités XSTATE dans l'espace utilisateur

Ces références établissent le comportement architectural et les exigences logicielles. Elles ne vérifient pas de manière indépendante chaque valeur de fonctionnalité sur la page d'un modèle matériel associé. Pour la prise en charge d'un modèle, utilisez les preuves du fabricant fournies sur cette page et vérifiez la configuration effective du système. Cet article ne fournit pas de benchmark, de certification ou de date d'évaluation indépendante.

Associé

Ces entités sont liées à cet article. Le type est affiché sur chaque lien.

Sources et vérification

Responsabilité éditoriale : Feex. Aucune date de révision indépendante n'est enregistrée. Notre méthodologie de recherche.

• Intel 64 and IA-32 Architectures Software Developer's Manual · Les volumes 1 et 2 décrivent les familles d'instructions nommées et CPUID ; le volume 3 décrit l'état, la pagination, VMX et les contrôles de protection. La documentation d'architecture n'établit pas la prise en charge pour un modèle particulier.
• Noyau Linux : utilisation des fonctionnalités XSTATE dans l'espace utilisateur · État vectoriel activé par le système d'exploitation, état de tuile activé dynamiquement, exigences de pile de signaux et flux d'autorisation AMX. Le comportement propre à Linux ne constitue pas une promesse concernant un autre système d'exploitation.