SSE

El que cal saber

Com funciona

Un registre XMM conté 128 bits. Les operacions de precisió simple empaquetades funcionen sobre 4 valors de coma flotant de 32 bits, mentre que les formes escalars operen sobre un únic valor amb un comportament específic de la instrucció per als bits restants. SSE també va introduir l'entorn de control i estat MXCSR per a excepcions de coma flotant SIMD i arrodoniment.

On és útil

Les rutines de gràfics i àudio poden aplicar la mateixa operació a diversos valors independents. Els carrils SIMD són elements de dades dins d'una instrucció, no nuclis de CPU ni fils del sistema operatiu. El programa circumdant continua gestionant les càrregues, els emmagatzematges i els valors excepcionals.

Com comprovar el suport i l'habilitació

CPUID.01H:EDX bit 25 indica SSE. El SO ha de proporcionar la gestió d'estat XMM/MXCSR adequada. En una ABI x86-64 admesa normal, SSE i SSE2 són característiques de base, però una aplicació de 32 bits té la seva pròpia base de desplegament.

Una característica SIMD descriu instruccions, no nuclis addicionals. La forma de la instrucció determina l'amplada de l'element, el signe, l'arrodoniment, l'alineació i quins carrils interactuen. El programari ha de preservar l'estat dels registres de l'ABI i utilitzar un entorn d'execució compatible.

El que la característica no estableix

SSE per si sol no estableix operacions d'enters o de precisió doble de SSE2, extensions SSE posteriors, AVX o una política de suport del SO. Algunes instruccions heretades requereixen una alineació de memòria específica, que el programador ha de respectar.

Compatibilitat i rendiment a la pràctica

Els noms posteriors de la família SSE tenen bits de característiques separats. Per a un binari desplegat, inspeccioneu el conjunt mínim de funcions complet, incloses les biblioteques i el codi d'inici. Una alternativa només és útil si no s'executa cap instrucció no compatible abans del pas de selecció.

Una llista de verificació pràctica

1. Enregistreu el model exacte de processador o de plataforma i les versions d'aplicació, SO i entorn d'execució implicades. Conserveu la redacció de l'error o del requisit real.
2. Comproveu la referència del fabricant per a aquest model exacte, i després inspeccioneu la capacitat efectiva i l'estat habilitat en l'entorn on s'executa el programa.
3. Compareu cada requisit del binari o dorsal seleccionat. Una característica amb un nom similar, un àlies o una etiqueta de tecnologia àmplia no és suficient.
4. Confirmeu que l'aplicació ha seleccionat la implementació prevista. Utilitzeu els seus diagnòstics documentats i una alternativa compatible quan no es compleixin els requisits.
5. Feu un únic canvi admès a la vegada i repetiu la mateixa càrrega de treball. Manteniu disponibles la configuració original i la via de recuperació.

Si la característica apareix a la llista però el programari no la pot utilitzar

Comenceu pel component exacte que falla. Una base de dades de maquinari descriu la capacitat registrada; el sistema operatiu o l'hipervisor poden exposar un entorn efectiu diferent. Un error d'instrucció il·legal també requereix investigar la instrucció defectuosa real i la compilació del binari, perquè una corrupció o una instrucció no admesa no relacionada poden produir un símptoma similar.

Instal·leu la versió d'aplicació, controlador o entorn d'execució admesa per a la plataforma exacta, i utilitzeu la compilació base o alternativa documentada pel fabricant si cal. Una actualització de programari no pot crear una instrucció que li manqui al processador. Els canvis de microprogramari i de polítiques de seguretat han de seguir el procediment del fabricant del sistema i un pla de recuperació en lloc d'una recepta genèrica d'optimització.

Característiques relacionades i distincions útils

SSE2 · SSE3 · FXSR

Fonts i abast d'aquesta explicació

Intel 64 and IA-32 Architectures Software Developer's Manual · x86-64 psABI: nivells d'arquitectura i microarquitectura del processador

Aquestes referències estableixen el comportament arquitectònic i els requisits de programari. No verifiquen de manera independent cada valor de característica en una pàgina de model de maquinari enllaçada. Per al suport de models, utilitzeu l'evidència del fabricant d'aquesta pàgina i comproveu la configuració efectiva del sistema. Aquest article no proporciona cap data de prova de referència, certificació o revisió independent.

Relacionat

Aquestes entitats enllacen amb aquest article. El tipus es mostra a cada enllaç.

Fonts i verificació

Propietat editorial: Feex. No s'ha registrat cap data de revisió independent. Com investiguem.

• Intel 64 and IA-32 Architectures Software Developer's Manual · Els volums 1 i 2 descriuen les famílies d'instruccions anomenades i CPUID; el volum 3 descriu l'estat, la paginació, VMX i els controls de protecció. La documentació d'arquitectura no estableix el suport per a un model en particular.
• x86-64 psABI: nivells d'arquitectura i microarquitectura del processador · Machine Interface, Processor Architecture: taula de característiques base i acumulativa de v2/v3/v4, comprovacions d'estat del SO i recomanacions de desplegament.