FXSR
FXSR identifica les funcions FXSAVE/FXRSTOR per desar i restaurar l'estat heretat de coma flotant i SIMD. És una capacitat de gestió d'estat del sistema operatiu més que no pas una qualificació de velocitat de les aplicacions.
El que cal saber
FXSR identifica les funcions FXSAVE/FXRSTOR per desar i restaurar l'estat heretat de coma flotant i SIMD. És una capacitat de gestió d'estat del sistema operatiu més que no pas una qualificació de velocitat de les aplicacions.
Com funciona
FXSAVE escriu la imatge d'estat definida d'x87, MMX, XMM i MXCSR, i FXRSTOR restaura l'estat corresponent. La imatge té una disposició i alineació especificades. El conjunt precís de registres i el format depenen del mode d'execució i dels controls arquitectònics.
On és útil
Un sistema operatiu o entorn d'execució que implementi gestió de context de baix nivell ha de preservar l'estat que el seu entorn d'execució permet. Les aplicacions ordinàries normalment depenen del SO i de l'ABI en lloc de desar imatges de context arbitràries per si mateixes.
Com comprovar el suport i l'habilitació
CPUID.01H:EDX bit 24 enumera FXSR. El programari de baix nivell també ha de seguir els requisits de registres de control, alineació i privilegis del manual d'arquitectura. No substituïu la gestió de context del SO per una solució alternativa de desat/restauració a nivell d'aplicació.
Les funcions de gestió d'estat són principalment responsabilitat del SO i de l'entorn d'execució. Els búfers, les màscares, les mides de components, l'alineació i les regles de restauració han de coincidir amb l'arquitectura i el mode d'execució. Desar només un subconjunt pot corrompre el codi que utilitza estat addicional habilitat.
El que la característica no estableix
Una imatge FXSAVE no preserva tot l'estat posterior d'AVX, AVX-512 o AMX. Tractar-la com un context modern complet pot corrompre un programa fins i tot quan FXSR és compatible. La gestió d'estat de la família XSAVE és un mecanisme independent.
Compatibilitat i rendiment a la pràctica
La detecció de funcionalitats a nivell d'aplicació ha d'utilitzar una interfície d'entorn d'execució mantinguda quan sigui possible. Distingiu el suport de maquinari de l'habilitació pel SO i, per a funcionalitats dinàmiques, del permís de procés. Una etiqueta de CPU per si sola no pot establir que una seqüència arbitrària de desat/restauració sigui correcta.
Una llista de verificació pràctica
- Enregistreu el model exacte de processador o de plataforma i les versions d'aplicació, SO i entorn d'execució implicades. Conserveu la redacció de l'error o del requisit real.
- Comproveu la referència del fabricant per a aquest model exacte, i després inspeccioneu la capacitat efectiva i l'estat habilitat en l'entorn on s'executa el programa.
- Compareu cada requisit del binari o dorsal seleccionat. Una característica amb un nom similar, un àlies o una etiqueta de tecnologia àmplia no és suficient.
- Confirmeu que l'aplicació ha seleccionat la implementació prevista. Utilitzeu els seus diagnòstics documentats i una alternativa compatible quan no es compleixin els requisits.
- Feu un únic canvi admès a la vegada i repetiu la mateixa càrrega de treball. Manteniu disponibles la configuració original i la via de recuperació.
Si la característica apareix a la llista però el programari no la pot utilitzar
Comenceu pel component exacte que falla. Una base de dades de maquinari descriu la capacitat registrada; el sistema operatiu o l'hipervisor poden exposar un entorn efectiu diferent. Un error d'instrucció il·legal també requereix investigar la instrucció defectuosa real i la compilació del binari, perquè una corrupció o una instrucció no admesa no relacionada poden produir un símptoma similar.
Instal·leu la versió d'aplicació, controlador o entorn d'execució admesa per a la plataforma exacta, i utilitzeu la compilació base o alternativa documentada pel fabricant si cal. Una actualització de programari no pot crear una instrucció que li manqui al processador. Els canvis de microprogramari i de polítiques de seguretat han de seguir el procediment del fabricant del sistema i un pla de recuperació en lloc d'una recepta genèrica d'optimització.
Fonts i abast d'aquesta explicació
Intel 64 and IA-32 Architectures Software Developer's Manual · x86-64 psABI: nivells d'arquitectura i microarquitectura del processador
Aquestes referències estableixen el comportament arquitectònic i els requisits de programari. No verifiquen de manera independent cada valor de característica en una pàgina de model de maquinari enllaçada. Per al suport de models, utilitzeu l'evidència del fabricant d'aquesta pàgina i comproveu la configuració efectiva del sistema. Aquest article no proporciona cap data de prova de referència, certificació o revisió independent.
Fonts i verificació
Propietat editorial: Feex. No s'ha registrat cap data de revisió independent. Com investiguem.
- Intel 64 and IA-32 Architectures Software Developer's Manual · Els volums 1 i 2 descriuen les famílies d'instruccions anomenades i CPUID; el volum 3 descriu l'estat, la paginació, VMX i els controls de protecció. La documentació d'arquitectura no estableix el suport per a un model en particular.
- x86-64 psABI: nivells d'arquitectura i microarquitectura del processador · Machine Interface, Processor Architecture: taula de característiques base i acumulativa de v2/v3/v4, comprovacions d'estat del SO i recomanacions de desplegament.
Ha estat útil aquest article?
Un sí o un no és suficient. Trieu un motiu si voleu, o afegiu una breu nota.
Gràcies. Això ens ajuda a millorar aquesta pàgina.