CMPXCHG16B

Ce que vous devez savoir

Comment ça marche

L'instruction compare un opérande mémoire de 128 bits avec la valeur attendue dans RDX:RAX, puis stocke conditionnellement RCX:RBX ou charge la valeur mémoire observée dans les registres de valeur attendue. L'opérande mémoire doit respecter son exigence d'alignement sur 16 octets. L'utilisation atomique en mémoire partagée requiert la sémantique LOCK appropriée.

Domaines d'utilité

Un environnement d'exécution peut employer l'instruction pour une mise à jour atomique d'un pointeur balisé ou d'une paire de mots machine. L'API atomique du compilateur prend également en compte l'ordonnancement de la mémoire, l'alignement des types et le comportement de repli ; l'assembleur écrit manuellement doit respecter l'ensemble de ces contrats.

Comment vérifier la prise en charge et l'activation

Le bit 13 de CPUID.01H:ECX indique CMPXCHG16B. Vérifiez les garanties atomiques de l'ABI et de l'environnement d'exécution ainsi que le bit matériel. Utilisez la requête d'atomicité prise en charge par le langage pour déterminer si une opération est sans verrou (lock-free).

Vérifiez l'instruction exacte et la forme des opérandes plutôt que de déduire la prise en charge à partir d'une extension voisine. Les fonctionnalités sur entiers scalaires utilisent généralement des registres généraux ; un encodage associé à des vecteurs ne signifie pas automatiquement une exigence d'état vectoriel.

Ce que la fonctionnalité n'établit pas

L'instruction n'est pas une unité arithmétique générale de 128 bits, et sa présence ne signifie pas que le type atomique de 128 bits de chaque langage soit sans verrou dans toutes les versions compilées. Un défaut d'alignement peut lever une exception même sur un processeur compatible.

Compatibilité et performances en pratique

L'exactitude dépend des cas limites autant que de la vitesse. L'entrée zéro, le dépassement de capacité (overflow), les drapeaux de retenue (carry), la largeur de l'opérande, l'alignement et l'ordonnancement de la mémoire peuvent modifier la sémantique. Privilégiez les interfaces de compilateur ou de bibliothèque qui documentent ces détails et fournissent une solution de repli prise en charge.

Une liste de contrôle pratique pour la vérification

1. Enregistrez le modèle exact de processeur ou de plateforme ainsi que les versions de l'application, du système d'exploitation et du runtime concernés. Conservez la formulation de l'erreur ou de l'exigence réelle.
2. Consultez la référence du fabricant pour ce modèle exact, puis inspectez la capacité effective et l'état activé dans l'environnement où le programme s'exécute.
3. Comparez chaque exigence du binaire ou du backend sélectionné. Une fonctionnalité au nom similaire, un alias ou une étiquette technologique générale ne suffisent pas.
4. Confirmez que l'application a sélectionné l'implémentation prévue. Utilisez ses diagnostics documentés et une solution de repli prise en charge lorsque les exigences ne sont pas satisfaites.
5. Effectuez une seule modification prise en charge à la fois et répétez la même charge de travail. Gardez la configuration d'origine et une procédure de récupération disponibles.

Si la fonctionnalité est répertoriée mais que le logiciel ne peut pas l'utiliser

Commencez par le composant exact en échec. Une base de données matérielle décrit une capacité enregistrée ; le système d'exploitation ou l'hyperviseur peut exposer un environnement effectif différent. Une erreur d'instruction non autorisée nécessite également d'examiner l'instruction fautive réelle et le binaire compilé, car une corruption ou une instruction non prise en charge sans rapport peut produire un symptôme similaire.

Installez la version de l'application, du pilote ou du runtime prise en charge pour la plateforme exacte, et utilisez la version de référence ou de secours documentée par le fournisseur si nécessaire. Une mise à jour logicielle ne peut pas créer une instruction dont le processeur est dépourvu. Les modifications de micrologiciel et de politique de sécurité doivent suivre la procédure du fabricant du système et un plan de récupération plutôt qu'une recette d'optimisation générique.

Fonctionnalités associées et distinctions utiles

x86-64-v2 · 64-bit (x86-64) · ADX

Sources et portée de cette explication

Intel 64 and IA-32 Architectures Software Developer's Manual · psABI x86-64 : niveaux d'architecture et de microarchitecture du processeur

Ces références établissent le comportement architectural et les exigences logicielles. Elles ne vérifient pas de manière indépendante chaque valeur de fonctionnalité sur la page d'un modèle matériel associé. Pour la prise en charge d'un modèle, utilisez les preuves du fabricant fournies sur cette page et vérifiez la configuration effective du système. Cet article ne fournit pas de benchmark, de certification ou de date d'évaluation indépendante.

Associé

Ces entités sont liées à cet article. Le type est affiché sur chaque lien.

Sources et vérification

Responsabilité éditoriale : Feex. Aucune date de révision indépendante n'est enregistrée. Notre méthodologie de recherche.

• Intel 64 and IA-32 Architectures Software Developer's Manual · Les volumes 1 et 2 décrivent les familles d'instructions nommées et CPUID ; le volume 3 décrit l'état, la pagination, VMX et les contrôles de protection. La documentation d'architecture n'établit pas la prise en charge pour un modèle particulier.
• psABI x86-64 : niveaux d'architecture et de microarchitecture du processeur · Interface machine, architecture du processeur : tableau des fonctionnalités de référence et cumulatives v2/v3/v4, vérifications de l'état du système d'exploitation et recommandations de déploiement.