VT-x
També anomenat VT-x (Hardware Virtualization)
Intel VT-x proporciona funcionalitats de virtualització de processador utilitzades pels hipervisors per executar entorns d'execució convidats. És independent de la reassignació de DMA de dispositius mitjançant VT-d.
El que cal saber
Intel VT-x proporciona funcionalitats de virtualització de processador utilitzades pels hipervisors per executar entorns d'execució convidats. És independent de la reassignació de DMA de dispositius mitjançant VT-d.
Com funciona
L'operació VMX defineix estructures de control de màquines virtuals i transicions entre l'execució del convidat i un monitor de màquines virtuals. Un hipervisor configura quins esdeveniments causen sortides i quins controls d'execució s'apliquen. EPT, la virtualització niada i les funcionalitats avançades d'interrupció són capacitats o directives addicionals, no pas conseqüències automàtiques del nom VT-x.
On és útil
Un hipervisor compatible pot executar un SO convidat amb operacions privilegiades seleccionades sota el control de l'amfitrió. Dins d'una VM niada, l'hipervisor extern decideix si les funcionalitats de virtualització s'exposen al convidat intern.
Com comprovar el suport i l'habilitació
CPUID.01H:ECX bit 5 enumera la capacitat VMX. L'ús real també requereix l'habilitació de VMX per part de la plataforma i l'estat de control de funcions permès. Comproveu els diagnòstics del SO/hipervisor i la guia exacta del microprogramari del sistema abans de canviar la configuració de virtualització.
Un desplegament virtualitzat té diverses capes: capacitat física, permís del microprogramari, l'hipervisor amfitrió actiu, capacitats exposades al convidat i suport del SO convidat. Comproveu la capa on s'executa realment l'operació, inclosa la virtualització niada quan sigui pertinent.
El que la característica no estableix
VT-x no estableix el pas directe de dispositius, EPT, compatibilitat amb convidats no restringits, un nombre determinat de VM ni un rendiment proper al natiu. Una directiva de microprogramari desactivada o bloquejada pot impedir-ne l'ús fins i tot quan la CPU admet VMX. Un hipervisor amfitrió actiu pot ser que ja tingui el control d'aquesta funció.
Compatibilitat i rendiment a la pràctica
L'execució de la CPU, la traducció de la memòria del convidat i la reassignació de DMA de dispositius són funcionalitats separades. No inferiu el pas directe o l'aïllament a partir d'un sol camp de virtualització. Utilitzeu els diagnòstics admesos de l'hipervisor i els requisits exactes de la plataforma/dispositiu.
Una llista de verificació pràctica
- Enregistreu el model exacte de processador o de plataforma i les versions d'aplicació, SO i entorn d'execució implicades. Conserveu la redacció de l'error o del requisit real.
- Comproveu la referència del fabricant per a aquest model exacte, i després inspeccioneu la capacitat efectiva i l'estat habilitat en l'entorn on s'executa el programa.
- Compareu cada requisit del binari o dorsal seleccionat. Una característica amb un nom similar, un àlies o una etiqueta de tecnologia àmplia no és suficient.
- Confirmeu que l'aplicació ha seleccionat la implementació prevista. Utilitzeu els seus diagnòstics documentats i una alternativa compatible quan no es compleixin els requisits.
- Feu un únic canvi admès a la vegada i repetiu la mateixa càrrega de treball. Manteniu disponibles la configuració original i la via de recuperació.
Si la característica apareix a la llista però el programari no la pot utilitzar
Comenceu pel component exacte que falla. Una base de dades de maquinari descriu la capacitat registrada; el sistema operatiu o l'hipervisor poden exposar un entorn efectiu diferent. Un error d'instrucció il·legal també requereix investigar la instrucció defectuosa real i la compilació del binari, perquè una corrupció o una instrucció no admesa no relacionada poden produir un símptoma similar.
Instal·leu la versió d'aplicació, controlador o entorn d'execució admesa per a la plataforma exacta, i utilitzeu la compilació base o alternativa documentada pel fabricant si cal. Una actualització de programari no pot crear una instrucció que li manqui al processador. Els canvis de microprogramari i de polítiques de seguretat han de seguir el procediment del fabricant del sistema i un pla de recuperació en lloc d'una recepta genèrica d'optimització.
Fonts i abast d'aquesta explicació
Intel 64 and IA-32 Architectures Software Developer's Manual
Aquestes referències estableixen el comportament arquitectònic i els requisits de programari. No verifiquen de manera independent cada valor de característica en una pàgina de model de maquinari enllaçada. Per al suport de models, utilitzeu l'evidència del fabricant d'aquesta pàgina i comproveu la configuració efectiva del sistema. Aquest article no proporciona cap data de prova de referència, certificació o revisió independent.
Fonts i verificació
Propietat editorial: Feex. No s'ha registrat cap data de revisió independent. Com investiguem.
- Intel 64 and IA-32 Architectures Software Developer's Manual · Els volums 1 i 2 descriuen les famílies d'instruccions anomenades i CPUID; el volum 3 descriu l'estat, la paginació, VMX i els controls de protecció. La documentació d'arquitectura no estableix el suport per a un model en particular.
Ha estat útil aquest article?
Un sí o un no és suficient. Trieu un motiu si voleu, o afegiu una breu nota.
Gràcies. Això ens ajuda a millorar aquesta pàgina.