Extended Page Tables (EPT)

El que cal saber

Com funciona

Les taules de pàgines del convidat tradueixen adreces virtuals de convidat a adreces físiques de convidat; EPT tradueix adreces físiques de convidat a adreces físiques d'amfitrió sota el control de l'hipervisor. Les entrades d'EPT tenen els seus propis permisos i poden produir violacions d'EPT quan una assignació o accés no està permès. Les memòries cau de traducció i les regles d'invalidació continuen formant part de la correcció.

On és útil

Un hipervisor pot assignar la memòria física de convidat de cada VM a les seves pàgines d'amfitrió assignades mentre permet que el convidat gestioni el seu propi espai d'adreces virtuals. Això pot reduir la dependència de les tècniques més antigues de taules de pàgines a l'ombra (shadow page tables), però el cost real de la càrrega de treball encara depèn de la memòria cau de traducció i dels patrons d'accés.

Com comprovar el suport i l'habilitació

Comproveu els controls VMX i la informació de capacitats d'EPT mitjançant l'hipervisor o les eines de plataforma amb privilegis. El bit de CPUID de VT-x per si sol és insuficient. Verifiqueu els controls exactes i les mides de pàgina requerits pel desplegament en lloc de tractar EPT com un mode universal únic.

Un desplegament virtualitzat té diverses capes: capacitat física, permís del microprogramari, l'hipervisor amfitrió actiu, capacitats exposades al convidat i suport del SO convidat. Comproveu la capa on s'executa realment l'operació, inclosa la virtualització niada quan sigui pertinent.

El que la característica no estableix

EPT no és VT-d: la traducció de memòria de convidat originada per la CPU i la reassignació de DMA de dispositius són camins diferents. La compatibilitat amb EPT no implica totes les mides de pàgina d'EPT, extensions de control d'execució o configuracions de virtualització niada.

Compatibilitat i rendiment a la pràctica

L'execució de la CPU, la traducció de la memòria del convidat i la reassignació de DMA de dispositius són funcionalitats separades. No inferiu el pas directe o l'aïllament a partir d'un sol camp de virtualització. Utilitzeu els diagnòstics admesos de l'hipervisor i els requisits exactes de la plataforma/dispositiu.

Una llista de verificació pràctica

1. Enregistreu el model exacte de processador o de plataforma i les versions d'aplicació, SO i entorn d'execució implicades. Conserveu la redacció de l'error o del requisit real.
2. Comproveu la referència del fabricant per a aquest model exacte, i després inspeccioneu la capacitat efectiva i l'estat habilitat en l'entorn on s'executa el programa.
3. Compareu cada requisit del binari o dorsal seleccionat. Una característica amb un nom similar, un àlies o una etiqueta de tecnologia àmplia no és suficient.
4. Confirmeu que l'aplicació ha seleccionat la implementació prevista. Utilitzeu els seus diagnòstics documentats i una alternativa compatible quan no es compleixin els requisits.
5. Feu un únic canvi admès a la vegada i repetiu la mateixa càrrega de treball. Manteniu disponibles la configuració original i la via de recuperació.

Si la característica apareix a la llista però el programari no la pot utilitzar

Comenceu pel component exacte que falla. Una base de dades de maquinari descriu la capacitat registrada; el sistema operatiu o l'hipervisor poden exposar un entorn efectiu diferent. Un error d'instrucció il·legal també requereix investigar la instrucció defectuosa real i la compilació del binari, perquè una corrupció o una instrucció no admesa no relacionada poden produir un símptoma similar.

Instal·leu la versió d'aplicació, controlador o entorn d'execució admesa per a la plataforma exacta, i utilitzeu la compilació base o alternativa documentada pel fabricant si cal. Una actualització de programari no pot crear una instrucció que li manqui al processador. Els canvis de microprogramari i de polítiques de seguretat han de seguir el procediment del fabricant del sistema i un pla de recuperació en lloc d'una recepta genèrica d'optimització.

Característiques relacionades i distincions útils

VT-x · Second-Level Address Translation · NPT and RVI · VT-d · Mode-Based Execute Control

Fonts i abast d'aquesta explicació

Intel 64 and IA-32 Architectures Software Developer's Manual

Aquestes referències estableixen el comportament arquitectònic i els requisits de programari. No verifiquen de manera independent cada valor de característica en una pàgina de model de maquinari enllaçada. Per al suport de models, utilitzeu l'evidència del fabricant d'aquesta pàgina i comproveu la configuració efectiva del sistema. Aquest article no proporciona cap data de prova de referència, certificació o revisió independent.

Relacionat

Aquestes entitats enllacen amb aquest article. El tipus es mostra a cada enllaç.

Fonts i verificació

Propietat editorial: Feex. No s'ha registrat cap data de revisió independent. Com investiguem.

• Intel 64 and IA-32 Architectures Software Developer's Manual · Els volums 1 i 2 descriuen les famílies d'instruccions anomenades i CPUID; el volum 3 descriu l'estat, la paginació, VMX i els controls de protecció. La documentació d'arquitectura no estableix el suport per a un model en particular.