Pasar al contenido

ADX

Referencia de arquitecturaFeex

ADX añade instrucciones de adición de enteros x86 que permiten cadenas de acarreo independientes. Es útil para la aritmética de precisión múltiple escrita con cuidado y es independiente de BMI2.

Lo que necesita saber

ADX añade instrucciones de adición de enteros x86 que permiten cadenas de acarreo independientes. Es útil para la aritmética de precisión múltiple escrita con cuidado y es independiente de BMI2.

Cómo funciona

ADCX utiliza el indicador de acarreo y ADOX utiliza el indicador de desbordamiento como entradas y salidas de acarreo independientes. Una rutina de enteros grandes puede intercalar dos cadenas cuando las dependencias de datos lo permiten. Los valores iniciales de los indicadores, la asignación de registros y la interacción con otras instrucciones que modifican indicadores deben controlarse.

Dónde resulta útil

Un núcleo de multiplicación de números grandes puede combinar productos parciales con cadenas de acarreo independientes, a veces junto con MULX de BMI2. Se trata de una decisión de implementación interna de una biblioteca, no de un modo para todo el procesador que acelere cada suma de enteros.

Cómo comprobar la compatibilidad y la habilitación

CPUID.07H.00H:EBX bit 19 indica ADX. Realice el despacho de forma independiente para cualquier familia de instrucciones adicional utilizada por la rutina. Valide la propagación de acarreo y los casos límite, así como los resultados numéricos ordinarios.

Compruebe la instrucción y la forma de operando exactas en lugar de deducir la compatibilidad a partir de una extensión vecina. Las funciones de enteros escalares suelen utilizar registros de propósito general; una codificación asociada a vectores no implica automáticamente un requisito de estado de vector.

Lo que la función no establece

ADX no garantiza una implementación criptográfica en tiempo constante ni acelera todas las operaciones con enteros grandes. No implica BMI2, y el uso de otra instrucción que sobreescriba un indicador requerido puede invalidar el algoritmo.

Compatibilidad y rendimiento en la práctica

La corrección depende tanto de los casos límite como de la velocidad. Una entrada cero, el desbordamiento, los indicadores de acarreo, el ancho de los operandos, la alineación y el ordenamiento de memoria pueden cambiar la semántica. Dé preferencia a interfaces de compilador o de biblioteca que documenten estos detalles y proporcionen una alternativa compatible.

Lista de comprobación práctica para la verificación

  1. Registre el modelo exacto de procesador o plataforma, así como las versiones de la aplicación, el sistema operativo y el entorno de ejecución involucrados. Conserve la redacción del error o requisito real.
  2. Consulte la referencia del fabricante para ese modelo exacto y, a continuación, inspeccione la capacidad efectiva y el estado habilitado en el entorno donde se ejecuta el programa.
  3. Compare cada requisito del binario o backend seleccionado. Una función con nombre similar, un alias o una etiqueta de tecnología general no son suficientes.
  4. Confirme que la aplicación haya seleccionado la implementación prevista. Utilice sus diagnósticos documentados y una alternativa compatible cuando no se cumplan los requisitos.
  5. Realice un cambio admitido a la vez y repita la misma carga de trabajo. Mantenga disponibles la configuración original y la vía de recuperación.

Si la función aparece listada pero el software no puede usarla

Comience con el componente exacto que falla. Una base de datos de hardware describe la capacidad registrada; el sistema operativo o el hipervisor pueden exponer un entorno efectivo diferente. Un error de instrucción no válida también requiere investigar la instrucción que generó el fallo y la compilación del binario en sí, ya que la corrupción o una instrucción no compatible no relacionada pueden producir un síntoma similar.

Instale la versión de la aplicación, controlador o entorno de ejecución compatible con la plataforma exacta, y utilice la compilación de referencia o de contingencia documentada por el fabricante si es necesario. Una actualización de software no puede crear una instrucción de la que el procesador carece. Los cambios de firmware y directivas de seguridad deben seguir el procedimiento del fabricante del sistema y un plan de recuperación, en lugar de una fórmula de optimización genérica.

Fuentes y alcance de esta explicación

Intel 64 and IA-32 Architectures Software Developer's Manual

Estas referencias establecen el comportamiento arquitectónico y los requisitos de software. No verifican de forma independiente cada valor de función en la página de un modelo de hardware vinculado. Para conocer la compatibilidad de un modelo, consulte las pruebas del fabricante en dicha página y compruebe la configuración efectiva del sistema. Este artículo no proporciona una prueba de rendimiento, certificación ni fecha de revisión independiente.

Fuentes y verificación

Titularidad editorial: Feex. No se registra ninguna fecha de revisión independiente. Cómo investigamos.

  • Intel 64 and IA-32 Architectures Software Developer's Manual · Los volúmenes 1 y 2 describen las familias de instrucciones designadas y CPUID; el volumen 3 describe el estado, la paginación, VMX y los controles de protección. La documentación de la arquitectura no establece la compatibilidad con un modelo en particular.

¿Fue útil este artículo?

Un sí o un no es suficiente. Elija un motivo si lo desea o agregue una breve nota.

¿Fue útil este artículo?