NPT y RVI

Lo que necesita saber

Cómo funciona

Las tablas de páginas del huésped traducen primero las direcciones virtuales del huésped a direcciones físicas del huésped. Las tablas de páginas anidadas controladas por el hipervisor traducen las direcciones físicas del huésped a direcciones físicas del sistema. Ambas fases de traducción y sus permisos participan en un acceso a memoria, con comportamientos definidos de fallo e invalidación.

Dónde resulta útil

Una VM puede gestionar sus propios espacios de direcciones mientras el host asigna la memoria del huésped a las páginas físicas reales de la máquina. Un hipervisor debe gestionar correctamente los cambios de asignación y las cachés de traducción en lugar de tratar la paginación anidada como una búsqueda estática y fija.

Cómo comprobar la compatibilidad y la habilitación

Enumere la hoja de características de AMD SVM para la paginación anidada tras confirmar el rango de hojas extendidas y la compatibilidad con SVM. Verifique que el hipervisor realmente habilite y admita la configuración deseada, incluidos los requisitos para huéspedes anidados.

Un despliegue virtualizado consta de varios niveles: capacidad física, permisos del firmware, hipervisor anfitrión activo, capacidades expuestas al huésped y compatibilidad con el sistema operativo huésped. Compruebe el nivel donde se ejecuta realmente la operación, incluida la virtualización anidada cuando corresponda.

Lo que la función no establece

NPT no implica aislamiento de dispositivos por IOMMU, SEV ni todas las opciones de páginas grandes y virtualización anidada. RVI no es una instrucción adicional que las aplicaciones activen. La reducción de la sobrecarga de traducción depende de la carga de trabajo y no es un multiplicador universal de rendimiento.

Compatibilidad y rendimiento en la práctica

La ejecución de la CPU, la traducción de memoria del huésped y la reasignación DMA de dispositivos son mecanismos independientes. No deduzca el passthrough o el aislamiento a partir de un único campo de virtualización. Utilice las herramientas de diagnóstico compatibles del hipervisor y los requisitos exactos de la plataforma/dispositivo.

Lista de comprobación práctica para la verificación

1. Registre el modelo exacto de procesador o plataforma, así como las versiones de la aplicación, el sistema operativo y el entorno de ejecución involucrados. Conserve la redacción del error o requisito real.
2. Consulte la referencia del fabricante para ese modelo exacto y, a continuación, inspeccione la capacidad efectiva y el estado habilitado en el entorno donde se ejecuta el programa.
3. Compare cada requisito del binario o backend seleccionado. Una función con nombre similar, un alias o una etiqueta de tecnología general no son suficientes.
4. Confirme que la aplicación haya seleccionado la implementación prevista. Utilice sus diagnósticos documentados y una alternativa compatible cuando no se cumplan los requisitos.
5. Realice un cambio admitido a la vez y repita la misma carga de trabajo. Mantenga disponibles la configuración original y la vía de recuperación.

Si la función aparece listada pero el software no puede usarla

Comience con el componente exacto que falla. Una base de datos de hardware describe la capacidad registrada; el sistema operativo o el hipervisor pueden exponer un entorno efectivo diferente. Un error de instrucción no válida también requiere investigar la instrucción que generó el fallo y la compilación del binario en sí, ya que la corrupción o una instrucción no compatible no relacionada pueden producir un síntoma similar.

Instale la versión de la aplicación, controlador o entorno de ejecución compatible con la plataforma exacta, y utilice la compilación de referencia o de contingencia documentada por el fabricante si es necesario. Una actualización de software no puede crear una instrucción de la que el procesador carece. Los cambios de firmware y directivas de seguridad deben seguir el procedimiento del fabricante del sistema y un plan de recuperación, en lugar de una fórmula de optimización genérica.

Funciones relacionadas y distinciones útiles

AMD-V y SVM · Second-Level Address Translation · Extended Page Tables (EPT) · IOMMU

Fuentes y alcance de esta explicación

AMD CPUID Specification, publication 25481 · AMD64 Architecture Programmer's Manual, Volume 2: System Programming

Estas referencias establecen el comportamiento arquitectónico y los requisitos de software. No verifican de forma independiente cada valor de función en la página de un modelo de hardware vinculado. Para conocer la compatibilidad de un modelo, consulte las pruebas del fabricante en dicha página y compruebe la configuración efectiva del sistema. Este artículo no proporciona una prueba de rendimiento, certificación ni fecha de revisión independiente.

Relacionado

Estas entidades se conectan a este artículo. El tipo se muestra en cada enlace.

Fuentes y verificación

Titularidad editorial: Feex. No se registra ninguna fecha de revisión independiente. Cómo investigamos.

• AMD CPUID Specification, publication 25481 · Referencia de arquitectura archivada para funciones de CPUID y definiciones de bits consolidadas de AMD. Utilice la referencia de programación de procesadores actual para extensiones específicas de generaciones posteriores.
• AMD64 Architecture Programmer's Manual, Volume 2: System Programming · Programación de sistemas, SVM y traducción anidada, revisión 3.46. El visor de documentación actual requiere JavaScript; es posible que las URL de documentos más antiguos se hayan retirado.