Extended Page Tables (EPT)

Lo que necesita saber

Cómo funciona

Las tablas de páginas del huésped traducen las direcciones virtuales del huésped a direcciones físicas del huésped; EPT traduce las direcciones físicas del huésped a direcciones físicas del host bajo el control del hipervisor. Las entradas de EPT tienen sus propios permisos y pueden producir infracciones de EPT cuando una asignación o un acceso no están permitidos. Las cachés de traducción y las reglas de invalidación siguen formando parte de la corrección del funcionamiento.

Dónde resulta útil

Un hipervisor puede asignar la memoria física del huésped de cada máquina virtual a sus páginas asignadas en el host, al tiempo que permite al huésped gestionar su propio espacio de direcciones virtuales. Esto puede reducir la dependencia de las técnicas más antiguas de tablas de páginas en sombra (shadow page tables), pero el coste real para la carga de trabajo aún depende del almacenamiento en caché de la traducción y de los patrones de acceso.

Cómo comprobar la compatibilidad y la habilitación

Compruebe los controles VMX y la información de capacidad de EPT mediante el hipervisor o herramientas de plataforma con privilegios. El bit de CPUID de VT-x por sí solo es insuficiente. Verifique los controles exactos y los tamaños de página requeridos por la implementación en lugar de tratar EPT como un modo universal único.

Un despliegue virtualizado consta de varios niveles: capacidad física, permisos del firmware, hipervisor anfitrión activo, capacidades expuestas al huésped y compatibilidad con el sistema operativo huésped. Compruebe el nivel donde se ejecuta realmente la operación, incluida la virtualización anidada cuando corresponda.

Lo que la función no establece

EPT no es VT-d: la traducción de la memoria del huésped originada por la CPU y la reasignación de DMA de dispositivos son vías diferentes. La compatibilidad con EPT no implica todos los tamaños de página de EPT, extensiones de control de ejecución o configuraciones de virtualización anidada.

Compatibilidad y rendimiento en la práctica

La ejecución de la CPU, la traducción de memoria del huésped y la reasignación DMA de dispositivos son mecanismos independientes. No deduzca el passthrough o el aislamiento a partir de un único campo de virtualización. Utilice las herramientas de diagnóstico compatibles del hipervisor y los requisitos exactos de la plataforma/dispositivo.

Lista de comprobación práctica para la verificación

1. Registre el modelo exacto de procesador o plataforma, así como las versiones de la aplicación, el sistema operativo y el entorno de ejecución involucrados. Conserve la redacción del error o requisito real.
2. Consulte la referencia del fabricante para ese modelo exacto y, a continuación, inspeccione la capacidad efectiva y el estado habilitado en el entorno donde se ejecuta el programa.
3. Compare cada requisito del binario o backend seleccionado. Una función con nombre similar, un alias o una etiqueta de tecnología general no son suficientes.
4. Confirme que la aplicación haya seleccionado la implementación prevista. Utilice sus diagnósticos documentados y una alternativa compatible cuando no se cumplan los requisitos.
5. Realice un cambio admitido a la vez y repita la misma carga de trabajo. Mantenga disponibles la configuración original y la vía de recuperación.

Si la función aparece listada pero el software no puede usarla

Comience con el componente exacto que falla. Una base de datos de hardware describe la capacidad registrada; el sistema operativo o el hipervisor pueden exponer un entorno efectivo diferente. Un error de instrucción no válida también requiere investigar la instrucción que generó el fallo y la compilación del binario en sí, ya que la corrupción o una instrucción no compatible no relacionada pueden producir un síntoma similar.

Instale la versión de la aplicación, controlador o entorno de ejecución compatible con la plataforma exacta, y utilice la compilación de referencia o de contingencia documentada por el fabricante si es necesario. Una actualización de software no puede crear una instrucción de la que el procesador carece. Los cambios de firmware y directivas de seguridad deben seguir el procedimiento del fabricante del sistema y un plan de recuperación, en lugar de una fórmula de optimización genérica.

Funciones relacionadas y distinciones útiles

VT-x · Second-Level Address Translation · NPT y RVI · VT-d · Mode-Based Execute Control

Fuentes y alcance de esta explicación

Intel 64 and IA-32 Architectures Software Developer's Manual

Estas referencias establecen el comportamiento arquitectónico y los requisitos de software. No verifican de forma independiente cada valor de función en la página de un modelo de hardware vinculado. Para conocer la compatibilidad de un modelo, consulte las pruebas del fabricante en dicha página y compruebe la configuración efectiva del sistema. Este artículo no proporciona una prueba de rendimiento, certificación ni fecha de revisión independiente.

Relacionado

Estas entidades se conectan a este artículo. El tipo se muestra en cada enlace.

Fuentes y verificación

Titularidad editorial: Feex. No se registra ninguna fecha de revisión independiente. Cómo investigamos.

• Intel 64 and IA-32 Architectures Software Developer's Manual · Los volúmenes 1 y 2 describen las familias de instrucciones designadas y CPUID; el volumen 3 describe el estado, la paginación, VMX y los controles de protección. La documentación de la arquitectura no establece la compatibilidad con un modelo en particular.