NPT et RVI

Ce que vous devez savoir

Comment ça marche

Les tables des pages de l'invité traduisent d'abord les adresses virtuelles de l'invité en adresses physiques de l'invité. Les tables des pages imbriquées contrôlées par l'hyperviseur traduisent les adresses physiques de l'invité en adresses physiques du système. Les deux niveaux de traduction et leurs autorisations interviennent lors d'un accès mémoire, avec des comportements de défaut et d'invalidation bien définis.

Domaines d'utilité

Une machine virtuelle peut gérer ses propres espaces d'adressage tandis que l'hôte mappe la mémoire de l'invité sur les pages physiques réelles de la machine. Un hyperviseur doit gérer correctement les modifications de mappage et les caches de traduction au lieu de traiter la pagination imbriquée comme une consultation statique fixe.

Comment vérifier la prise en charge et l'activation

Énumérez la feuille de fonctionnalités AMD SVM pour la pagination imbriquée après avoir confirmé la plage de feuilles étendues et la prise en charge de SVM. Vérifiez que l'hyperviseur active et prend effectivement en charge la configuration souhaitée, y compris les exigences relatives aux invités imbriqués.

Un déploiement virtualisé comporte plusieurs couches : la capacité physique, l'autorisation du micrologiciel, l'hyperviseur hôte actif, les capacités d'invité exposées et la prise en charge par le système d'exploitation invité. Vérifiez la couche où l'opération s'exécute réellement, y compris la virtualisation imbriquée le cas échéant.

Ce que la fonctionnalité n'établit pas

NPT n'implique pas l'isolation des périphériques par IOMMU, SEV ou chaque option de pages de grande taille et de virtualisation imbriquée. RVI n'est pas une instruction supplémentaire que les applications peuvent activer. La réduction du surcoût de traduction dépend de la charge de travail plutôt que de constituer un multiplicateur universel de performances.

Compatibilité et performances en pratique

L'exécution du processeur, la traduction de mémoire invitée et le remappage DMA des périphériques sont des fonctionnalités distinctes. Ne déduisez pas le passthrough ou l'isolation d'un simple champ de virtualisation. Utilisez les diagnostics pris en charge de l'hyperviseur et les exigences exactes de la plateforme/du périphérique.

Une liste de contrôle pratique pour la vérification

1. Enregistrez le modèle exact de processeur ou de plateforme ainsi que les versions de l'application, du système d'exploitation et du runtime concernés. Conservez la formulation de l'erreur ou de l'exigence réelle.
2. Consultez la référence du fabricant pour ce modèle exact, puis inspectez la capacité effective et l'état activé dans l'environnement où le programme s'exécute.
3. Comparez chaque exigence du binaire ou du backend sélectionné. Une fonctionnalité au nom similaire, un alias ou une étiquette technologique générale ne suffisent pas.
4. Confirmez que l'application a sélectionné l'implémentation prévue. Utilisez ses diagnostics documentés et une solution de repli prise en charge lorsque les exigences ne sont pas satisfaites.
5. Effectuez une seule modification prise en charge à la fois et répétez la même charge de travail. Gardez la configuration d'origine et une procédure de récupération disponibles.

Si la fonctionnalité est répertoriée mais que le logiciel ne peut pas l'utiliser

Commencez par le composant exact en échec. Une base de données matérielle décrit une capacité enregistrée ; le système d'exploitation ou l'hyperviseur peut exposer un environnement effectif différent. Une erreur d'instruction non autorisée nécessite également d'examiner l'instruction fautive réelle et le binaire compilé, car une corruption ou une instruction non prise en charge sans rapport peut produire un symptôme similaire.

Installez la version de l'application, du pilote ou du runtime prise en charge pour la plateforme exacte, et utilisez la version de référence ou de secours documentée par le fournisseur si nécessaire. Une mise à jour logicielle ne peut pas créer une instruction dont le processeur est dépourvu. Les modifications de micrologiciel et de politique de sécurité doivent suivre la procédure du fabricant du système et un plan de récupération plutôt qu'une recette d'optimisation générique.

Fonctionnalités associées et distinctions utiles

AMD-V et SVM · Second-Level Address Translation · Extended Page Tables (EPT) · IOMMU

Sources et portée de cette explication

AMD CPUID Specification, publication 25481 · AMD64 Architecture Programmer's Manual, Volume 2: System Programming

Ces références établissent le comportement architectural et les exigences logicielles. Elles ne vérifient pas de manière indépendante chaque valeur de fonctionnalité sur la page d'un modèle matériel associé. Pour la prise en charge d'un modèle, utilisez les preuves du fabricant fournies sur cette page et vérifiez la configuration effective du système. Cet article ne fournit pas de benchmark, de certification ou de date d'évaluation indépendante.

Associé

Ces entités sont liées à cet article. Le type est affiché sur chaque lien.

Sources et vérification

Responsabilité éditoriale : Feex. Aucune date de révision indépendante n'est enregistrée. Notre méthodologie de recherche.

• AMD CPUID Specification, publication 25481 · Référence architecturale archivée pour les fonctions CPUID AMD et les définitions de bits établies. Utilisez la référence de programmation du processeur actuelle pour les extensions propres aux générations ultérieures.
• AMD64 Architecture Programmer's Manual, Volume 2: System Programming · Programmation système, SVM et traduction imbriquée, révision 3.46. La visionneuse de documentation actuelle nécessite JavaScript ; les URL de documents plus anciennes peuvent avoir été retirées.