Extended Page Tables (EPT)

Ce que vous devez savoir

Comment ça marche

Les tables de pages du système invité traduisent les adresses virtuelles de l'invité en adresses physiques de l'invité ; l'EPT traduit les adresses physiques de l'invité en adresses physiques de l'hôte sous le contrôle de l'hyperviseur. Les entrées EPT possèdent leurs propres permissions et peuvent générer des violations EPT lorsqu'un mappage ou un accès est interdit. Les caches de traduction et les règles d'invalidation demeurent indispensables à l'exactitude du fonctionnement.

Domaines d'utilité

Un hyperviseur peut mapper la mémoire physique-invité de chaque machine virtuelle vers les pages hôtes qui lui sont attribuées, tout en laissant le système invité gérer son propre espace d'adressage virtuel. Cela permet de réduire le recours aux anciennes techniques de shadow page tables, mais le coût réel pour la charge de travail dépend toujours de la mise en cache des traductions et des profils d'accès.

Comment vérifier la prise en charge et l'activation

Vérifiez les contrôles VMX et les informations relatives aux fonctionnalités EPT via l'hyperviseur ou des outils de plateforme privilégiés. Le bit CPUID de VT-x ne suffit pas à lui seul. Vérifiez les contrôles exacts et les tailles de page requis par le déploiement plutôt que de considérer l'EPT comme un mode unique et universel.

Un déploiement virtualisé comporte plusieurs couches : la capacité physique, l'autorisation du micrologiciel, l'hyperviseur hôte actif, les capacités d'invité exposées et la prise en charge par le système d'exploitation invité. Vérifiez la couche où l'opération s'exécute réellement, y compris la virtualisation imbriquée le cas échéant.

Ce que la fonctionnalité n'établit pas

L'EPT ne doit pas être confondu avec VT-d : la traduction de la mémoire invitée issue du processeur et le remappage DMA des périphériques empruntent des canaux distincts. La prise en charge de l'EPT n'implique pas la disponibilité de chaque taille de page EPT, extension de contrôle d'exécution ou configuration de virtualisation imbriquée.

Compatibilité et performances en pratique

L'exécution du processeur, la traduction de mémoire invitée et le remappage DMA des périphériques sont des fonctionnalités distinctes. Ne déduisez pas le passthrough ou l'isolation d'un simple champ de virtualisation. Utilisez les diagnostics pris en charge de l'hyperviseur et les exigences exactes de la plateforme/du périphérique.

Une liste de contrôle pratique pour la vérification

1. Enregistrez le modèle exact de processeur ou de plateforme ainsi que les versions de l'application, du système d'exploitation et du runtime concernés. Conservez la formulation de l'erreur ou de l'exigence réelle.
2. Consultez la référence du fabricant pour ce modèle exact, puis inspectez la capacité effective et l'état activé dans l'environnement où le programme s'exécute.
3. Comparez chaque exigence du binaire ou du backend sélectionné. Une fonctionnalité au nom similaire, un alias ou une étiquette technologique générale ne suffisent pas.
4. Confirmez que l'application a sélectionné l'implémentation prévue. Utilisez ses diagnostics documentés et une solution de repli prise en charge lorsque les exigences ne sont pas satisfaites.
5. Effectuez une seule modification prise en charge à la fois et répétez la même charge de travail. Gardez la configuration d'origine et une procédure de récupération disponibles.

Si la fonctionnalité est répertoriée mais que le logiciel ne peut pas l'utiliser

Commencez par le composant exact en échec. Une base de données matérielle décrit une capacité enregistrée ; le système d'exploitation ou l'hyperviseur peut exposer un environnement effectif différent. Une erreur d'instruction non autorisée nécessite également d'examiner l'instruction fautive réelle et le binaire compilé, car une corruption ou une instruction non prise en charge sans rapport peut produire un symptôme similaire.

Installez la version de l'application, du pilote ou du runtime prise en charge pour la plateforme exacte, et utilisez la version de référence ou de secours documentée par le fournisseur si nécessaire. Une mise à jour logicielle ne peut pas créer une instruction dont le processeur est dépourvu. Les modifications de micrologiciel et de politique de sécurité doivent suivre la procédure du fabricant du système et un plan de récupération plutôt qu'une recette d'optimisation générique.

Fonctionnalités associées et distinctions utiles

VT-x · Second-Level Address Translation · NPT et RVI · VT-d · Mode-Based Execute Control

Sources et portée de cette explication

Intel 64 and IA-32 Architectures Software Developer's Manual

Ces références établissent le comportement architectural et les exigences logicielles. Elles ne vérifient pas de manière indépendante chaque valeur de fonctionnalité sur la page d'un modèle matériel associé. Pour la prise en charge d'un modèle, utilisez les preuves du fabricant fournies sur cette page et vérifiez la configuration effective du système. Cet article ne fournit pas de benchmark, de certification ou de date d'évaluation indépendante.

Associé

Ces entités sont liées à cet article. Le type est affiché sur chaque lien.

Sources et vérification

Responsabilité éditoriale : Feex. Aucune date de révision indépendante n'est enregistrée. Notre méthodologie de recherche.

• Intel 64 and IA-32 Architectures Software Developer's Manual · Les volumes 1 et 2 décrivent les familles d'instructions nommées et CPUID ; le volume 3 décrit l'état, la pagination, VMX et les contrôles de protection. La documentation d'architecture n'établit pas la prise en charge pour un modèle particulier.