BMI1
BMI1 és una extensió x86 per a la manipulació escalar de bits, incloent-hi l'extracció de bits, l'aïllament de bits i el recompte de zeros finals. Opera en registres d'enters de propòsit general en lloc de carrils vectorials.
El que cal saber
BMI1 és una extensió x86 per a la manipulació escalar de bits, incloent-hi l'extracció de bits, l'aïllament de bits i el recompte de zeros finals. Opera en registres d'enters de propòsit general en lloc de carrils vectorials.
Com funciona
L'extensió inclou ANDN, BEXTR, BLSI, BLSMSK, BLSR i TZCNT. Aquestes operacions combinen passos d'emmascarament, selecció o recompte que, altrament, necessitarien seqüències més llargues. Els efectes sobre els indicadors i els casos límit específics de cada instrucció formen part del contracte, especialment quan una entrada és zero.
On és útil
Un iterador de conjunts de bits pot esborrar el seu bit actiu més baix amb BLSR, mentre que un descodificador pot extreure un camp amb BEXTR. Que això sigui útil o no depèn de les dependències i de la implementació de destinació. BEXTR no és una recollida arbitrària de bits no contigus.
Com comprovar el suport i l'habilitació
Comproveu el bit 3 de CPUID.07H.00H:EBX per a BMI1. Utilitzeu la distribució per característiques en lloc de provar si TZCNT sembla executar-se. El resultat d'entrada zero i el comportament dels indicadors han de coincidir amb la semàntica prevista de la instrucció.
Comproveu la forma exacta de la instrucció i dels operands en lloc d'inferir el suport a partir d'una extensió veïna. Les característiques d'enters escalars generalment utilitzen registres de propòsit general; una codificació associada amb vectors no significa automàticament un requisit d'estat vectorial.
El que la característica no estableix
BMI1 no implica BMI2, POPCNT, LZCNT ni compatibilitat amb l'estat del SO per a AVX. TZCNT comparteix una relació de codificació amb una instrucció més antiga, de manera que una execució no admesa pot produir una semàntica diferent en lloc d'una fallada neta.
Compatibilitat i rendiment a la pràctica
La correcció depèn tant dels casos límit com de la velocitat. L'entrada zero, el desbordament, els indicadors d'arrossegament, l'amplada de l'operand, l'alineació i l'ordenació de la memòria poden canviar la semàntica. Preferiu interfícies de compilador o de biblioteca que documentin aquests detalls i proporcionin una alternativa compatible.
Una llista de verificació pràctica
- Enregistreu el model exacte de processador o de plataforma i les versions d'aplicació, SO i entorn d'execució implicades. Conserveu la redacció de l'error o del requisit real.
- Comproveu la referència del fabricant per a aquest model exacte, i després inspeccioneu la capacitat efectiva i l'estat habilitat en l'entorn on s'executa el programa.
- Compareu cada requisit del binari o dorsal seleccionat. Una característica amb un nom similar, un àlies o una etiqueta de tecnologia àmplia no és suficient.
- Confirmeu que l'aplicació ha seleccionat la implementació prevista. Utilitzeu els seus diagnòstics documentats i una alternativa compatible quan no es compleixin els requisits.
- Feu un únic canvi admès a la vegada i repetiu la mateixa càrrega de treball. Manteniu disponibles la configuració original i la via de recuperació.
Si la característica apareix a la llista però el programari no la pot utilitzar
Comenceu pel component exacte que falla. Una base de dades de maquinari descriu la capacitat registrada; el sistema operatiu o l'hipervisor poden exposar un entorn efectiu diferent. Un error d'instrucció il·legal també requereix investigar la instrucció defectuosa real i la compilació del binari, perquè una corrupció o una instrucció no admesa no relacionada poden produir un símptoma similar.
Instal·leu la versió d'aplicació, controlador o entorn d'execució admesa per a la plataforma exacta, i utilitzeu la compilació base o alternativa documentada pel fabricant si cal. Una actualització de programari no pot crear una instrucció que li manqui al processador. Els canvis de microprogramari i de polítiques de seguretat han de seguir el procediment del fabricant del sistema i un pla de recuperació en lloc d'una recepta genèrica d'optimització.
Fonts i abast d'aquesta explicació
Intel 64 and IA-32 Architectures Software Developer's Manual · x86-64 psABI: nivells d'arquitectura i microarquitectura del processador
Aquestes referències estableixen el comportament arquitectònic i els requisits de programari. No verifiquen de manera independent cada valor de característica en una pàgina de model de maquinari enllaçada. Per al suport de models, utilitzeu l'evidència del fabricant d'aquesta pàgina i comproveu la configuració efectiva del sistema. Aquest article no proporciona cap data de prova de referència, certificació o revisió independent.
Fonts i verificació
Propietat editorial: Feex. No s'ha registrat cap data de revisió independent. Com investiguem.
- Intel 64 and IA-32 Architectures Software Developer's Manual · Els volums 1 i 2 descriuen les famílies d'instruccions anomenades i CPUID; el volum 3 descriu l'estat, la paginació, VMX i els controls de protecció. La documentació d'arquitectura no estableix el suport per a un model en particular.
- x86-64 psABI: nivells d'arquitectura i microarquitectura del processador · Machine Interface, Processor Architecture: taula de característiques base i acumulativa de v2/v3/v4, comprovacions d'estat del SO i recomanacions de desplegament.
Ha estat útil aquest article?
Un sí o un no és suficient. Trieu un motiu si voleu, o afegiu una breu nota.
Gràcies. Això ens ajuda a millorar aquesta pàgina.