BMI2

El que cal saber

Com funciona

PEXT recull els bits d'entrada seleccionats en un resultat dens d'ordre baix; PDEP dispersa els bits d'entrada d'ordre baix a les posicions seleccionades per una màscara. Altres instruccions de BMI2 inclouen BZHI, MULX, RORX, SHLX, SHRX i SARX. Aquestes operen en registres d'enters escalars malgrat utilitzar la codificació VEX.

On és útil

Una representació compacta de tauler o un còdec de camps de bits pot utilitzar PEXT/PDEP per mapar entre disposicions de bits denses i disperses. El seu cost d'execució varia substancialment entre implementacions, de manera que un algorisme hauria d'avaluar el rendiment amb entrades representatives en comptes d'assumir que una seqüència curta d'instruccions és ràpida.

Com comprovar el suport i l'habilitació

CPUID.07H.00H:EBX bit 8 enumera BMI2. Comproveu el rendiment específic de la destinació de les instruccions que realment s'utilitzin i mantingueu la distribució fora del codi compilat per requerir característiques no admeses.

Comproveu la forma exacta de la instrucció i dels operands en lloc d'inferir el suport a partir d'una extensió veïna. Les característiques d'enters escalars generalment utilitzen registres de propòsit general; una codificació associada amb vectors no significa automàticament un requisit d'estat vectorial.

El que la característica no estableix

BMI2 no és una extensió vectorial AVX i no requereix l'estat YMM només perquè la codificació sigui VEX. No estableix ADX ni BMI1. MULX i la multiplicació convencional difereixen en el comportament dels registres i dels indicadors.

Compatibilitat i rendiment a la pràctica

La correcció depèn tant dels casos límit com de la velocitat. L'entrada zero, el desbordament, els indicadors d'arrossegament, l'amplada de l'operand, l'alineació i l'ordenació de la memòria poden canviar la semàntica. Preferiu interfícies de compilador o de biblioteca que documentin aquests detalls i proporcionin una alternativa compatible.

Una llista de verificació pràctica

1. Enregistreu el model exacte de processador o de plataforma i les versions d'aplicació, SO i entorn d'execució implicades. Conserveu la redacció de l'error o del requisit real.
2. Comproveu la referència del fabricant per a aquest model exacte, i després inspeccioneu la capacitat efectiva i l'estat habilitat en l'entorn on s'executa el programa.
3. Compareu cada requisit del binari o dorsal seleccionat. Una característica amb un nom similar, un àlies o una etiqueta de tecnologia àmplia no és suficient.
4. Confirmeu que l'aplicació ha seleccionat la implementació prevista. Utilitzeu els seus diagnòstics documentats i una alternativa compatible quan no es compleixin els requisits.
5. Feu un únic canvi admès a la vegada i repetiu la mateixa càrrega de treball. Manteniu disponibles la configuració original i la via de recuperació.

Si la característica apareix a la llista però el programari no la pot utilitzar

Comenceu pel component exacte que falla. Una base de dades de maquinari descriu la capacitat registrada; el sistema operatiu o l'hipervisor poden exposar un entorn efectiu diferent. Un error d'instrucció il·legal també requereix investigar la instrucció defectuosa real i la compilació del binari, perquè una corrupció o una instrucció no admesa no relacionada poden produir un símptoma similar.

Instal·leu la versió d'aplicació, controlador o entorn d'execució admesa per a la plataforma exacta, i utilitzeu la compilació base o alternativa documentada pel fabricant si cal. Una actualització de programari no pot crear una instrucció que li manqui al processador. Els canvis de microprogramari i de polítiques de seguretat han de seguir el procediment del fabricant del sistema i un pla de recuperació en lloc d'una recepta genèrica d'optimització.

Característiques relacionades i distincions útils

BMI1 · ADX · x86-64-v3

Fonts i abast d'aquesta explicació

Intel 64 and IA-32 Architectures Software Developer's Manual · x86-64 psABI: nivells d'arquitectura i microarquitectura del processador

Aquestes referències estableixen el comportament arquitectònic i els requisits de programari. No verifiquen de manera independent cada valor de característica en una pàgina de model de maquinari enllaçada. Per al suport de models, utilitzeu l'evidència del fabricant d'aquesta pàgina i comproveu la configuració efectiva del sistema. Aquest article no proporciona cap data de prova de referència, certificació o revisió independent.

Relacionat

Aquestes entitats enllacen amb aquest article. El tipus es mostra a cada enllaç.

Fonts i verificació

Propietat editorial: Feex. No s'ha registrat cap data de revisió independent. Com investiguem.

• Intel 64 and IA-32 Architectures Software Developer's Manual · Els volums 1 i 2 descriuen les famílies d'instruccions anomenades i CPUID; el volum 3 descriu l'estat, la paginació, VMX i els controls de protecció. La documentació d'arquitectura no estableix el suport per a un model en particular.
• x86-64 psABI: nivells d'arquitectura i microarquitectura del processador · Machine Interface, Processor Architecture: taula de característiques base i acumulativa de v2/v3/v4, comprovacions d'estat del SO i recomanacions de desplegament.