Extended Page Tables (EPT)

O que você precisa saber

Como funciona

As tabelas de páginas do convidado traduzem endereços virtuais do convidado para endereços físicos do convidado; o EPT traduz endereços físicos do convidado para endereços físicos do host sob o controle do hipervisor. As entradas de EPT possuem permissões próprias e podem gerar violações de EPT quando um mapeamento ou acesso não é permitido. Caches de tradução e regras de invalidação continuam fazendo parte da correção operacional.

Onde é útil

Um hipervisor pode mapear a memória física do convidado de cada VM para as páginas atribuídas no host, permitindo que o convidado gerencie seu próprio espaço de endereçamento virtual. Isso pode reduzir a dependência de técnicas mais antigas de tabelas de páginas sombra (shadow page tables), mas o custo real da carga de trabalho ainda depende do cache de tradução e dos padrões de acesso.

Como verificar o suporte e a ativação

Verifique os controles de VMX e as informações de capacidade de EPT por meio do hipervisor ou de ferramentas privilegiadas da plataforma. O bit de CPUID do VT-x por si só é insuficiente. Verifique os controles exatos e os tamanhos de página exigidos pela implantação em vez de tratar o EPT como um modo universal único.

Uma implantação virtualizada possui várias camadas: capacidade física, permissão do firmware, o hipervisor host ativo, capacidades expostas ao convidado e suporte do SO convidado. Verifique a camada em que a operação realmente é executada, incluindo virtualização aninhada quando relevante.

O que o recurso não estabelece

EPT não é VT-d: a tradução de memória do convidado originada pela CPU e o remapeamento de DMA de dispositivos são caminhos diferentes. O suporte a EPT não implica todos os tamanhos de página de EPT, extensões de controle de execução ou configurações de virtualização aninhada.

Compatibilidade e desempenho na prática

Execução de CPU, tradução de memória do convidado e remapeamento de DMA de dispositivos são recursos separados. Não deduza passagem direta ou isolamento a partir de um único campo de virtualização. Use os diagnósticos suportados do hipervisor e os requisitos exatos da plataforma/dispositivo.

Uma lista de verificação prática de verificação

1. Registre o modelo exato do processador ou da plataforma e as versões envolvidas do aplicativo, SO e runtime. Mantenha o texto exato do erro ou requisito.
2. Consulte a referência do fabricante para esse modelo exato e, em seguida, inspecione a capacidade efetiva e o estado ativado no ambiente em que o programa é executado.
3. Compare cada requisito do binário ou backend selecionado. Um recurso com nome semelhante, alias ou rótulo genérico de tecnologia não é suficiente.
4. Confirme se o aplicativo selecionou a implementação pretendida. Use seus diagnósticos documentados e um fallback suportado quando os requisitos não forem atendidos.
5. Faça uma alteração suportada por vez e repita a mesma carga de trabalho. Mantenha a configuração original e o caminho de recuperação disponíveis.

Se o recurso estiver listado, mas o software não puder usá-lo

Comece pelo componente exato com falha. Um banco de dados de hardware descreve a capacidade registrada; o sistema operacional ou o hipervisor pode expor um ambiente efetivo diferente. Um erro de instrução ilegal também precisa de investigação da instrução falha real e da compilação do binário, porque corrupção ou uma instrução não suportada não relacionada pode produzir um sintoma semelhante.

Instale a versão do aplicativo, driver ou runtime suportada para a plataforma exata e use a compilação de linha de base ou fallback documentada do fornecedor, se necessário. Uma atualização de software não pode criar uma instrução que o processador não possui. As alterações de firmware e de política de segurança devem seguir o procedimento do fabricante do sistema e um plano de recuperação em vez de uma receita genérica de otimização.

Recursos relacionados e distinções úteis

VT-x · Second-Level Address Translation · NPT e RVI · VT-d · Controle de Execução Baseado em Modo

Fontes e escopo desta explicação

Intel 64 and IA-32 Architectures Software Developer's Manual

Essas referências estabelecem o comportamento arquitetural e os requisitos de software. Elas não verificam de forma independente cada valor de recurso em uma página de modelo de hardware vinculada. Para obter suporte a modelos, use a evidência do fabricante dessa página e verifique a configuração efetiva do sistema. Este artigo não fornece um benchmark, certificação ou data de análise independente.

Relacionados

Estas entidades conectam-se a este artigo. O tipo é indicado em cada link.

Fontes e verificação

Propriedade editorial: Feex. Nenhuma data de revisão independente foi registrada. Como pesquisamos.

• Intel 64 and IA-32 Architectures Software Developer's Manual · Os Volumes 1 e 2 descrevem as famílias de instruções nomeadas e CPUID; o Volume 3 descreve estado, paginação, VMX e controles de proteção. A documentação de arquitetura não estabelece o suporte para um modelo específico.