Extended Page Tables (EPT)

Co musisz wiedzieć

Jak to działa

Tabele stron gościa tłumaczą adresy wirtualne gościa na adresy fizyczne gościa; EPT tłumaczy adresy fizyczne gościa na adresy fizyczne hosta pod kontrolą hiperwizora. Wpisy EPT mają własne uprawnienia i mogą wywoływać naruszenia EPT (EPT violations), gdy mapowanie lub dostęp są niedozwolone. Pamięci podręczne translacji oraz reguły unieważniania pozostają kluczowe dla poprawności działania.

Gdzie funkcja jest przydatna

Hiperwizor może mapować pamięć fizyczną gościa każdej maszyny wirtualnej na przypisane jej strony hosta, jednocześnie pozwalając gościowi na zarządzanie własną wirtualną przestrzenią adresową. Może to zmniejszyć zależność od starszych technik cieniowych tabel stron (shadow page tables), ale rzeczywisty narzut obciążenia nadal zależy od buforowania translacji i wzorców dostępu.

Jak sprawdzać obsługę i włączenie

Sprawdź mechanizmy kontrolne VMX oraz informacje o możliwościach EPT za pośrednictwem hiperwizora lub uprzywilejowanych narzędzi platformy. Sam bit CPUID dla VT-x jest niewystarczający. Zweryfikuj dokładne mechanizmy kontrolne i rozmiary stron wymagane przez wdrożenie, zamiast traktować EPT jako pojedynczy, uniwersalny tryb.

Zwirtualizowane wdrożenie ma kilka warstw: fizyczne możliwości, uprawnienia oprogramowania układowego, aktywny hipernadzorca hosta, udostępnione możliwości gościa oraz obsługa w systemie operacyjnym gościa. Sprawdź warstwę, w której faktycznie działa dana operacja, uwzględniając wirtualizację zagnieżdżoną, gdy ma to zastosowanie.

Czego ta funkcja nie określa

EPT to nie VT-d: translacja pamięci gościa inicjowana przez procesor i remapowanie DMA urządzeń to różne ścieżki. Obsługa EPT nie oznacza dostępności każdego rozmiaru strony EPT, rozszerzenia kontroli wykonywania (execute-control) ani konfiguracji wirtualizacji zagnieżdżonej (nested virtualization).

Zgodność i wydajność w praktyce

Wykonywanie kodu przez procesor, translacja pamięci gościa i remapowanie DMA urządzeń to osobne mechanizmy. Nie należy wnioskować o passthrough ani izolacji na podstawie jednego pola wirtualizacji. Skorzystaj z oficjalnej diagnostyki hipernadzorcy oraz dokładnych wymagań platformy/urządzenia.

Praktyczna lista kontrolna weryfikacji

1. Zanotuj dokładny model procesora lub platformy oraz wersje używanej aplikacji, systemu operacyjnego i środowiska wykonawczego. Zachowaj dokładne sformułowanie błędu lub wymagania.
2. Sprawdź dokumentację producenta dla danego modelu, a następnie zweryfikuj faktyczne możliwości i stan włączenia w środowisku, w którym działa program.
3. Porównaj każde wymaganie wybranego pliku binarnego lub backendu. Podobnie nazwana funkcja, alias lub ogólne oznaczenie technologii nie są wystarczające.
4. Upewnij się, że aplikacja wybrała zamierzoną implementację. Użyj jej udokumentowanej diagnostyki oraz obsługiwanego mechanizmu fallback, gdy wymagania nie są spełnione.
5. Wprowadzaj jednorazowo tylko jedną obsługiwaną zmianę i powtarzaj to samo obciążenie testowe. Zachowaj oryginalną konfigurację oraz dostępną ścieżkę przywracania.

Gdy funkcja jest wymieniona, lecz oprogramowanie nie może z niej skorzystać

Zacznij od elementu, w którym bezpośrednio występuje błąd. Baza danych sprzętu opisuje zarejestrowane możliwości; system operacyjny lub hipernadzorca może udostępniać inne środowisko efektywne. Błąd nieprawidłowej instrukcji (illegal instruction) wymaga także zbadania faktycznej instrukcji powodującej błąd oraz kompilacji pliku binarnego, ponieważ uszkodzenie danych lub inna nieobsługiwana instrukcja może wywołać podobny objaw.

Zainstaluj wersję aplikacji, sterownika lub środowiska wykonawczego obsługiwaną na danej platformie i w razie potrzeby użyj udokumentowanej przez producenta kompilacji bazowej lub awaryjnej. Aktualizacja oprogramowania nie może utworzyć instrukcji, której procesor fizycznie nie posiada. Modyfikacje oprogramowania układowego i zasad bezpieczeństwa powinny przebiegać zgodnie z procedurą producenta systemu i planem przywracania, a nie ogólnikowym schematem optymalizacji.

Powiązane funkcje i przydatne rozróżnienia

VT-x · Second-Level Address Translation · NPT i RVI · VT-d · Mode-Based Execute Control

Źródła i zakres niniejszego opisu

Intel 64 and IA-32 Architectures Software Developer's Manual

Te źródła definiują zachowanie architektoniczne i wymagania oprogramowania. Nie weryfikują one niezależnie każdej wartości funkcji na powiązanej stronie modelu sprzętu. W celu sprawdzenia obsługi przez model należy skorzystać z materiałów producenta na tej stronie i sprawdzić efektywną konfigurację systemu. Niniejszy artykuł nie zawiera wyników testów wydajnościowych, certyfikacji ani daty niezależnego przeglądu.

Powiązane

Te elementy są powiązane z tym artykułem. Typ jest podany przy każdym łączu.

Źródła i weryfikacja

Własność redakcyjna: Feex. Nie odnotowano daty niezależnego przeglądu. Jak prowadzimy badania.

• Intel 64 and IA-32 Architectures Software Developer's Manual · Tomy 1 i 2 opisują wymienione rodziny instrukcji oraz CPUID; tom 3 opisuje stan, stronicowanie, VMX i mechanizmy ochrony. Dokumentacja architektury nie przesądza o obsłudze w konkretnym modelu.