LZCNT

Lo que necesita saber

Cómo funciona

El resultado es el número de bits a cero que preceden al bit establecido más significativo en el ancho de operando elegido. Para un operando compuesto solo por ceros, LZCNT devuelve el ancho del operando. Sus indicadores y su comportamiento ante el cero se definen de forma distinta a la operación más antigua de escaneo inverso de bits con una codificación relacionada.

Dónde resulta útil

Una rutina de compresión o de formato numérico puede utilizar el recuento para determinar cuántos bits significativos necesita un valor. El tratamiento correcto del cero es necesario para los cálculos de tamaño y los desplazamientos, ya que una sustitución errónea por un escaneo de bits puede producir un resultado no válido.

Cómo comprobar la compatibilidad y la habilitación

El bit 5 de CPUID.80000001H:ECX enumera LZCNT bajo la definición pertinente del fabricante. Verifique primero que exista la hoja extendida. Utilice una consulta de características admitida por el compilador/entorno de ejecución y una alternativa cuya semántica para el cero coincida.

Compruebe la instrucción y la forma de operando exactas en lugar de deducir la compatibilidad a partir de una extensión vecina. Las funciones de enteros escalares suelen utilizar registros de propósito general; una codificación asociada a vectores no implica automáticamente un requisito de estado de vector.

Lo que la función no establece

LZCNT no cuenta todos los bits establecidos y no es TZCNT. Un procesador sin compatibilidad puede interpretar la codificación como BSR, por lo que probar la instrucción sin más es una prueba de características insegura. BMI1 y BMI2 son capacidades independientes.

Compatibilidad y rendimiento en la práctica

La corrección depende tanto de los casos límite como de la velocidad. Una entrada cero, el desbordamiento, los indicadores de acarreo, el ancho de los operandos, la alineación y el ordenamiento de memoria pueden cambiar la semántica. Dé preferencia a interfaces de compilador o de biblioteca que documenten estos detalles y proporcionen una alternativa compatible.

Lista de comprobación práctica para la verificación

1. Registre el modelo exacto de procesador o plataforma, así como las versiones de la aplicación, el sistema operativo y el entorno de ejecución involucrados. Conserve la redacción del error o requisito real.
2. Consulte la referencia del fabricante para ese modelo exacto y, a continuación, inspeccione la capacidad efectiva y el estado habilitado en el entorno donde se ejecuta el programa.
3. Compare cada requisito del binario o backend seleccionado. Una función con nombre similar, un alias o una etiqueta de tecnología general no son suficientes.
4. Confirme que la aplicación haya seleccionado la implementación prevista. Utilice sus diagnósticos documentados y una alternativa compatible cuando no se cumplan los requisitos.
5. Realice un cambio admitido a la vez y repita la misma carga de trabajo. Mantenga disponibles la configuración original y la vía de recuperación.

Si la función aparece listada pero el software no puede usarla

Comience con el componente exacto que falla. Una base de datos de hardware describe la capacidad registrada; el sistema operativo o el hipervisor pueden exponer un entorno efectivo diferente. Un error de instrucción no válida también requiere investigar la instrucción que generó el fallo y la compilación del binario en sí, ya que la corrupción o una instrucción no compatible no relacionada pueden producir un síntoma similar.

Instale la versión de la aplicación, controlador o entorno de ejecución compatible con la plataforma exacta, y utilice la compilación de referencia o de contingencia documentada por el fabricante si es necesario. Una actualización de software no puede crear una instrucción de la que el procesador carece. Los cambios de firmware y directivas de seguridad deben seguir el procedimiento del fabricante del sistema y un plan de recuperación, en lugar de una fórmula de optimización genérica.

Funciones relacionadas y distinciones útiles

POPCNT · ABM · BMI1

Fuentes y alcance de esta explicación

Intel 64 and IA-32 Architectures Software Developer's Manual · AMD CPUID Specification, publication 25481 · psABI x86-64: niveles de arquitectura y microarquitectura del procesador

Estas referencias establecen el comportamiento arquitectónico y los requisitos de software. No verifican de forma independiente cada valor de función en la página de un modelo de hardware vinculado. Para conocer la compatibilidad de un modelo, consulte las pruebas del fabricante en dicha página y compruebe la configuración efectiva del sistema. Este artículo no proporciona una prueba de rendimiento, certificación ni fecha de revisión independiente.

Relacionado

Estas entidades se conectan a este artículo. El tipo se muestra en cada enlace.

Fuentes y verificación

Titularidad editorial: Feex. No se registra ninguna fecha de revisión independiente. Cómo investigamos.

• Intel 64 and IA-32 Architectures Software Developer's Manual · Los volúmenes 1 y 2 describen las familias de instrucciones designadas y CPUID; el volumen 3 describe el estado, la paginación, VMX y los controles de protección. La documentación de la arquitectura no establece la compatibilidad con un modelo en particular.
• AMD CPUID Specification, publication 25481 · Referencia de arquitectura archivada para funciones de CPUID y definiciones de bits consolidadas de AMD. Utilice la referencia de programación de procesadores actual para extensiones específicas de generaciones posteriores.
• psABI x86-64: niveles de arquitectura y microarquitectura del procesador · Interfaz de máquina, arquitectura del procesador: tabla de características de línea base y acumulativas v2/v3/v4, comprobaciones de estado del SO y recomendaciones de despliegue.